| 講演名 | 2006-05-19 ブロック暗号のマスク対策付FPGA実装に対するビット遷移に着目したDPAの適用 高橋 芳夫, 松本 勉, 佐藤 証, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 電力差分攻撃(DPA)の対策法の一つであるAkkarとGiraudによるマスク法(以下,AGマスク法)は,中間データを乱数でマスクすることで攻撃を不可に,あるいは攻撃に要するコストを増加できることが知られている.この対策法は,従来のDPAは中間データのビットの値と電力波形の相関関係を利用する攻撃であるため,ビット値を乱数とXORして隠蔽することで攻撃を阻止するものである.しかしながら,ビットの値ではなく,ビットの遷移に着目したDPAならば末対策時と同じコストでAGマスク法を攻撃できる可能性がある.本稿では, AGマスク法に対するビット遷移に着目したDPAの適用可能性をFPGAに実装したDESを例として分析した.そしてFPGAに対策付DESを搭載して攻撃実験を行い,未対策時と同じコストでAGマスク法が攻撃できることを確認した. |
| 抄録(英) | The Akkar and Giraud's masking countermeasure (AG-Masking Countermeasure) that masks the intermediate data with random number make Differential Power Analysis (DPA) in feasible or increases the cost of DPA. To disturb the conventional DPA using the correlation between power traces and bit value of the intermediate data, this countermesure aims to destroy the correlation by concealing the bit value with random masking. However, even if DPA on bit-value is impossible, bit-transition DPA has the possibility of succeeding in the attack of the AG-Masking Countermeasure in the same cost. In this paper, we analyzed the feasibility of bit transion DPA against FPGA implementaion of DES cipher with AG-Masking Countermeasure. We implemented an AG-Masked-DES on FPGA board and experimented on the DPA attacks. The experimental results show that all bit of key were correctly obtained from AG-Masked-DES with the same number of power traces to break a unmasked-DES. |
| キーワード(和) | サイドチャネル攻撃 / 電力差分攻撃 / DPA / ブロック暗号 / DES / FPGA |
| キーワード(英) | Side Channel Attacks / Differential Power Analysis / bit-transition DPA / Masking method / Block cipher / DES / FPGA |
| 資料番号 | ISEC2006-1 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ISEC |
|---|---|
| 開催期間 | 2006/5/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Information Security (ISEC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ブロック暗号のマスク対策付FPGA実装に対するビット遷移に着目したDPAの適用 |
| サブタイトル（和） | |
| タイトル（英） | Bit-Transition Differential Power Analysis on FPGA Implementaion of Block Cipher with Masking Countermeasure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | サイドチャネル攻撃 / Side Channel Attacks |
| キーワード(2)（和/英） | 電力差分攻撃 / Differential Power Analysis |
| キーワード(3)（和/英） | DPA / bit-transition DPA |
| キーワード(4)（和/英） | ブロック暗号 / Masking method |
| キーワード(5)（和/英） | DES / Block cipher |
| キーワード(6)（和/英） | FPGA / DES |
| 第 1 著者 氏名（和/英） | 高橋 芳夫 / Yoshio TAKAHASHI |
| 第 1 著者 所属（和/英） | 株式会社NTTデータ 技術開発本部:横浜国立大学 大学院 環境情報学府 NTT DATA Corporation, R&D Headquaters, Kayabacho Tower Bldg.:Graduate School of Environment and Information Sciences, Yokohama National University |
| 第 2 著者 氏名（和/英） | 松本 勉 / Tsutomu MATSUMOTO |
| 第 2 著者 所属（和/英） | 横浜国立大学 大学院 環境情報学府 Graduate School of Environment and Information Sciences, Yokohama National University |
| 第 3 著者 氏名（和/英） | 佐藤 証 / Akashi SATOH |
| 第 3 著者 所属（和/英） | 日本アイ・ビー・エム株式会社 東京基礎研究所 IBM Japan, Ltd., IBM Research, Tokyo Research Laboratory |
| 発表年月日 | 2006-05-19 |
| 資料番号 | ISEC2006-1 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 51 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |