講演名 | 2006-05-26 ジッタオーバサンプリング技術を用いた1ps分解能ジッタ測定マクロの開発(VLSI一般(ISSCC2006特集)) 野瀬 浩一, 梶田 幹浩, 水野 正之, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 実アプリケーション動作中のチップ内におけるクロックのタイミングジッタを連続的に測定できる高分解能ジッタ測定マクロを開発した.本マクロの特徴としては,1psの分解能を実現するための技術としてinterpolated jitter oversampling技術やfeedforwardキャリブレーション技術を導入している.さらに,PLLのランダムジッタ(Rj)の測定や電源ノイズの影響を受けたジッタ(Dj)の測定など,その特徴に応じて測定範囲や分解能を切り替えるための階層的vernier delay line技術も導入した. |
抄録(英) | An in-field real-time successive jitter measurement macro was developed, whose features include interpolated jitter oversampling and feedforward calibration that help attain 1-ps resolution and a hierarchical vernier jitter measurement technique that exploits the trade-off between random jitter (Rj) and deterministic jitter (Dj) measurement characteristics. |
キーワード(和) | ジッタ / 測定マクロ / 高分解能 / オーバサンプリング |
キーワード(英) | Jitter / measurement macro / high resolution / oversampling |
資料番号 | ICD2006-37 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2006/5/18(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | ジッタオーバサンプリング技術を用いた1ps分解能ジッタ測定マクロの開発(VLSI一般(ISSCC2006特集)) |
サブタイトル(和) | |
タイトル(英) | A1-ps Resolution Jitter-Measurement Macro Using Interpolated Jitter Oversampling |
サブタイトル(和) | |
キーワード(1)(和/英) | ジッタ / Jitter |
キーワード(2)(和/英) | 測定マクロ / measurement macro |
キーワード(3)(和/英) | 高分解能 / high resolution |
キーワード(4)(和/英) | オーバサンプリング / oversampling |
第 1 著者 氏名(和/英) | 野瀬 浩一 / Koichi NOSE |
第 1 著者 所属(和/英) | 日本電気株式会社 システムデバイス研究所 System Device Lab., NEC Corporation |
第 2 著者 氏名(和/英) | 梶田 幹浩 / Mikihiro KAJITA |
第 2 著者 所属(和/英) | 日本電気株式会社 コンピューター事業部 Computer div., NEC Corporation |
第 3 著者 氏名(和/英) | 水野 正之 / Masayuki MIZUNO |
第 3 著者 所属(和/英) | 日本電気株式会社 システムデバイス研究所 System Device Lab., NEC Corporation |
発表年月日 | 2006-05-26 |
資料番号 | ICD2006-37 |
巻番号(vol) | vol.106 |
号番号(no) | 71 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |