講演名 2006-05-26
DDRインターフェースに適したデューティ補正機能をもつ小面積、低消費電力、広電源・周波数レンジを実現する位相同期ループ(VLSI一般(ISSCC2006特集))
徳永 祐介, 崎山 史朗, 道正 志郎, 土居 康之, 服部 慎,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) DDRインターフェースに適したデューティ補正機能をもつミスロックフリーな位相同期ループを提案する。キーとなる技術はスイッチングノイズまで含めた充放電を完全に平衡させる完全平衡チャージポンプである。提案DLLは電源電圧2.0V~4.0V、周波数20M~300MHzの動作条件で、デューティ比30%~70%に劣化した入力CLK信号を49%~51%に補正する。また、0.3umCMOSプロセスにて0.03mm^2の小面積、9mW@300MHzの低消費電力を達成した。
抄録(英) A duty-cycle-correcting false-lock-free DLL for DDR I/F is proposed. The key technology is Fully-Balanced Charge Pump, which balances charge and discharge including switching noises. This DLL achieved 49%-51% duty cycle correction for 20M-300MHz input clock with 30%-70% duty cycle ratio at 2.0V-4.0V power supply, 9mW power consumption, and 0.03mm^2 area in 0.30um CMOS process.
キーワード(和) DDRインターフェース / 位相同期ループ / デューティ補正 / 小面積 / 低消費電力 / 広電源レンジ / 広周波数レンジ / ミスロックフリー / 完全平衡チャージポンプ / 電荷平衡
キーワード(英) DDR Interface / Delay Locked Loop / Duty Correction / Compact / Low Power Dissipation / Wide VDD Range / Wide Frequency Range / Miss-lock Free / Fully Balanced Charge Pump / Charge Balancing
資料番号 ICD2006-34
発行日

研究会情報
研究会 ICD
開催期間 2006/5/18(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) DDRインターフェースに適したデューティ補正機能をもつ小面積、低消費電力、広電源・周波数レンジを実現する位相同期ループ(VLSI一般(ISSCC2006特集))
サブタイトル(和)
タイトル(英) A 0.03mm^2 9mW Wide-Range Duty-Cycle-Correcting False-Lock-Free DLL with Fully Balanced Charge-Pump for DDR Interface
サブタイトル(和)
キーワード(1)(和/英) DDRインターフェース / DDR Interface
キーワード(2)(和/英) 位相同期ループ / Delay Locked Loop
キーワード(3)(和/英) デューティ補正 / Duty Correction
キーワード(4)(和/英) 小面積 / Compact
キーワード(5)(和/英) 低消費電力 / Low Power Dissipation
キーワード(6)(和/英) 広電源レンジ / Wide VDD Range
キーワード(7)(和/英) 広周波数レンジ / Wide Frequency Range
キーワード(8)(和/英) ミスロックフリー / Miss-lock Free
キーワード(9)(和/英) 完全平衡チャージポンプ / Fully Balanced Charge Pump
キーワード(10)(和/英) 電荷平衡 / Charge Balancing
第 1 著者 氏名(和/英) 徳永 祐介 / Yusuke Tokunaga
第 1 著者 所属(和/英) 松下電器産業(株)
Matsushita Electric Industrial Co., Ltd
第 2 著者 氏名(和/英) 崎山 史朗 / Shiro Sakiyama
第 2 著者 所属(和/英) 松下電器産業(株)
Matsushita Electric Industrial Co., Ltd
第 3 著者 氏名(和/英) 道正 志郎 / Shiro Dosho
第 3 著者 所属(和/英) 松下電器産業(株)
Matsushita Electric Industrial Co., Ltd
第 4 著者 氏名(和/英) 土居 康之 / Yasuyuki Doi
第 4 著者 所属(和/英) 松下電器産業(株)
Matsushita Electric Industrial Co., Ltd
第 5 著者 氏名(和/英) 服部 慎 / Makoto Hattori
第 5 著者 所属(和/英) パナソニック半導体システムテクノ(株)
Panasonic Semiconductor Systems and Technology Co., Ltd.
発表年月日 2006-05-26
資料番号 ICD2006-34
巻番号(vol) vol.106
号番号(no) 71
ページ範囲 pp.-
ページ数 5
発行日