講演名 2006-05-26
32psecの解像度を実現したDVDライトストラテジ用63相出力PLLの開発(VLSI一般(ISSCC2006特集))
道正 志郎, 崎山 史朗, 武田 憲明, 徳永 祐介, 森江 隆史,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) DVD等の光ディスクに高品質なデータ書き込みを行うライトストラテジシステムの実現のためには、レーザーダイオードのオンオフタイミングを、高精度に制御する必要がある。我々は、新たに小面積で63相出力が可能な、インバータリングを多重結合した電圧制御発振器を開発し、位相同期回路(Phase Locked Loops,PLL)に搭載することにより、1クロック周期を63分割可能なタイミング発生PLLの開発に成功した。本PLLは、25MHzから500MHzの入力クロックに同期可能であり、その最小位相分解能は32psecである。また、高い電源電圧変動除去比(Power Supply Rejection Ratio,PSRR)をもつ電流レギュレータにより電圧制御発振器を駆動することにより、位相同期回路のクロックジッタは、32psecの分解能に影響を与えない程度に抑圧されている。
抄録(英) A voltage controlled oscillator (VCO) with high phase resolution is realized by new latch-combined ring oscillators. Novel layout method newly developed can achieve very compact VCO and multiphase outputs whose timing differences are very small. The VCO which has 7-rings and 9-stages inverter chain has been fabricated in the PLL for DVDx16 write strategy. A current regulator with high PSRR at loop band width suppresses the deterministic jitter so that the jitter does not affect the resolution of the write pulse. The PLL shows 32psec phase resolution at 490MHz(DVDx16). The measured DNL of the output phase was within±1.0LSB.
キーワード(和) リング発振器 / 微細化CMOSプロセス / 位相同期回路 / 高PSRR / 光ディスク / ライトストラテジ
キーワード(英) Ring Oscillator / Nanometer CMOS process / PLL / High PSRR / Optical Disk / Write Strategy
資料番号 ICD2006-33
発行日

研究会情報
研究会 ICD
開催期間 2006/5/18(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 32psecの解像度を実現したDVDライトストラテジ用63相出力PLLの開発(VLSI一般(ISSCC2006特集))
サブタイトル(和)
タイトル(英) A PLL for a DVDx16 Write System with 63 Output Phases and 32ps Resolution
サブタイトル(和)
キーワード(1)(和/英) リング発振器 / Ring Oscillator
キーワード(2)(和/英) 微細化CMOSプロセス / Nanometer CMOS process
キーワード(3)(和/英) 位相同期回路 / PLL
キーワード(4)(和/英) 高PSRR / High PSRR
キーワード(5)(和/英) 光ディスク / Optical Disk
キーワード(6)(和/英) ライトストラテジ / Write Strategy
第 1 著者 氏名(和/英) 道正 志郎 / Shiro Dosho
第 1 著者 所属(和/英) 松下電器産業(株) 戦略半導体開発センタ
Matsushita Electric Industrial Co. Ltd. Strategic Semiconductor Development Center
第 2 著者 氏名(和/英) 崎山 史朗 / Shiro Sakiyama
第 2 著者 所属(和/英) 松下電器産業(株) 戦略半導体開発センタ
Matsushita Electric Industrial Co. Ltd. Strategic Semiconductor Development Center
第 3 著者 氏名(和/英) 武田 憲明 / Noriaki Takeda
第 3 著者 所属(和/英) 松下電器産業(株) 戦略半導体開発センタ
Matsushita Electric Industrial Co. Ltd. Strategic Semiconductor Development Center
第 4 著者 氏名(和/英) 徳永 祐介 / Yusuke Tokunaga
第 4 著者 所属(和/英) 松下電器産業(株) 戦略半導体開発センタ
Matsushita Electric Industrial Co. Ltd. Strategic Semiconductor Development Center
第 5 著者 氏名(和/英) 森江 隆史 / Takashi Morie
第 5 著者 所属(和/英) 松下電器産業(株) 戦略半導体開発センタ
Matsushita Electric Industrial Co. Ltd. Strategic Semiconductor Development Center
発表年月日 2006-05-26
資料番号 ICD2006-33
巻番号(vol) vol.106
号番号(no) 71
ページ範囲 pp.-
ページ数 6
発行日