講演名 2006-05-26
90nmディジタルCMOSプロセスハイゲイン-オフセットキャンセル-正帰還増幅器を利用した30mW12ピット50MS/sサブレンジング方式ADC(VLSI一般(ISSCC2006特集))
清水 泰秀, 村山 茂満, 工藤 孝平, 矢津田 宏智, 小川 昭英,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 90nmディジタルCMOSプロセスにおいて12ビット50MS/sサブレンジング方式ADCを開発した。コースADCにはハイゲイン-オフセットキャンセル-正帰還増幅器を利用した7ビットADCを用いている。電源電圧0.7VにおいてENOB10.4ビット、電源電圧1.0VにおいてENOB11ビット。本ADCの消費電力はサンプリング周波数50MS/sにおいて30mWである。
抄録(英) A 12b 50MS/s 2-step subranging ADC is realized in 90nm Digital CMOS process, utilizing a 7-bit coarse quantizer with a high-gain offset-canceling positive-feedback amplifier. ENOB is 10.4b at a 0.7V supply and 11.0b at a 1.0V supply. The ADC consumes 30mW at 50MS/s.
キーワード(和) ADC / サブレンジング
キーワード(英) ADC / Subranging
資料番号 ICD2006-32
発行日

研究会情報
研究会 ICD
開催期間 2006/5/18(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 90nmディジタルCMOSプロセスハイゲイン-オフセットキャンセル-正帰還増幅器を利用した30mW12ピット50MS/sサブレンジング方式ADC(VLSI一般(ISSCC2006特集))
サブタイトル(和)
タイトル(英) A 30mW 12b 50MS/s Subranging ADC with a High-Gain Offset-Canceling Positive-Feedback Amplifier in 90nm Digital CMOS
サブタイトル(和)
キーワード(1)(和/英) ADC / ADC
キーワード(2)(和/英) サブレンジング / Subranging
第 1 著者 氏名(和/英) 清水 泰秀 / Yasuhide Shimizu
第 1 著者 所属(和/英) ソニーLSIデザイン(株) 長崎デザインセンター
Sony LSI Design Inc. Nagasaki Design Center
第 2 著者 氏名(和/英) 村山 茂満 / Shigemitsu Murayama
第 2 著者 所属(和/英) ソニーLSIデザイン(株) 長崎デザインセンター
Sony LSI Design Inc. Nagasaki Design Center
第 3 著者 氏名(和/英) 工藤 孝平 / Kohhei Kudoh
第 3 著者 所属(和/英) ソニーLSIデザイン(株) 長崎デザインセンター
Sony LSI Design Inc. Nagasaki Design Center
第 4 著者 氏名(和/英) 矢津田 宏智 / Hiroaki Yatsuda
第 4 著者 所属(和/英) ソニーLSIデザイン(株) 長崎デザインセンター
Sony LSI Design Inc. Nagasaki Design Center
第 5 著者 氏名(和/英) 小川 昭英 / Akihide Ogawa
第 5 著者 所属(和/英) ソニーLSIデザイン(株) 長崎デザインセンター
Sony LSI Design Inc. Nagasaki Design Center
発表年月日 2006-05-26
資料番号 ICD2006-32
巻番号(vol) vol.106
号番号(no) 71
ページ範囲 pp.-
ページ数 4
発行日