| 講演名 | 2006-05-25 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集)) 菅野 雄介, 水野 弘之, 安 義彦, 廣瀬 健志, 島崎 靖久, 星 聡, 宮入 裕二朗, 石井 敏文, 山田 哲也, 入田 隆宏, 服部 俊洋, 柳沢 一正, 入江 直彦, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | オンチップの細粒度電源遮断制御を実現するために、各電源領域の電源遮断を樹形図のように関連付けた「電力樹」を用いて制御する階層型多分割電源遮断回路技術を開発した。本技術により百万ゲートあたりの電源領域リーク電流を1/4000としながら数十もの電源領域を一つのLSIに集積することが可能となった。本技術により90nm世代以降のマルチCPU搭載のモバイルSoCの低電力化を目指す。 |
| 抄録(英) | Hierarchical power distribution with a power tree has been developed. The key features are power tree management rules and a distributed common power domain implementation. The hierarchical power distribution supports a fine-grained power gating with dozens of power domains, which is analogous to a fine-grained clock gating. Leakage currents of a 1,000,000-gate power domain were effectively reduced to 1/4,000 in multi-CPU SoCs with minimal area overhead. |
| キーワード(和) | オンチップ / 細粒度電源遮断制御 / 電力樹 / 階層型多分割電源遮断回路技術 / 90nm / モバイルSoC |
| キーワード(英) | Hierarchical power distribution / power tree / power tree management rules / distributed common power domain / multi-CPU SoCs |
| 資料番号 | ICD2006-26 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2006/5/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 90nm世代モバイルSoCの低電力化を実現する階層型多分割電源遮断回路技術(VLSI一般(ISSCC2006特集)) |
| サブタイトル（和） | |
| タイトル（英） | Hierarchical Power Distribution with Power Tree in Dozens of Power Domains for 90-nm Low-Power Multi-CPU SoCs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | オンチップ / Hierarchical power distribution |
| キーワード(2)（和/英） | 細粒度電源遮断制御 / power tree |
| キーワード(3)（和/英） | 電力樹 / power tree management rules |
| キーワード(4)（和/英） | 階層型多分割電源遮断回路技術 / distributed common power domain |
| キーワード(5)（和/英） | 90nm / multi-CPU SoCs |
| キーワード(6)（和/英） | モバイルSoC |
| 第 1 著者 氏名（和/英） | 菅野 雄介 / Yusuke KANNO |
| 第 1 著者 所属（和/英） | (株)日立製作所 中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 2 著者 氏名（和/英） | 水野 弘之 / Hiroyuki MIZUNO |
| 第 2 著者 所属（和/英） | (株)日立製作所 研究開発本部 Strategy Center, R&D Group, Hitachi, Ltd. |
| 第 3 著者 氏名（和/英） | 安 義彦 / Yoshihiko YASU |
| 第 3 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology, Corp. |
| 第 4 著者 氏名（和/英） | 廣瀬 健志 / Kenji HIROSE |
| 第 4 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology, Corp. |
| 第 5 著者 氏名（和/英） | 島崎 靖久 / Yasuhisa SHIMAZAKI |
| 第 5 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology, Corp. |
| 第 6 著者 氏名（和/英） | 星 聡 / Tadashi HOSHI |
| 第 6 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology, Corp. |
| 第 7 著者 氏名（和/英） | 宮入 裕二朗 / Yujiro MIYAIRI |
| 第 7 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology, Corp. |
| 第 8 著者 氏名（和/英） | 石井 敏文 / Toshifumi ISHII |
| 第 8 著者 所属（和/英） | (株)日立超LSIシステムズ Hitachi ULSI Systems Co, Ltd. |
| 第 9 著者 氏名（和/英） | 山田 哲也 / Tetsuya YAMADA |
| 第 9 著者 所属（和/英） | (株)日立製作所 中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 10 著者 氏名（和/英） | 入田 隆宏 / Takahiro IRITA |
| 第 10 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology, Corp. |
| 第 11 著者 氏名（和/英） | 服部 俊洋 / Toshihiro HATTORI |
| 第 11 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology, Corp. |
| 第 12 著者 氏名（和/英） | 柳沢 一正 / Kazumasa YANAGISAWA |
| 第 12 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology, Corp. |
| 第 13 著者 氏名（和/英） | 入江 直彦 / Naohiko IRIE |
| 第 13 著者 所属（和/英） | (株)日立製作所 中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 発表年月日 | 2006-05-25 |
| 資料番号 | ICD2006-26 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 71 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |