講演名 | 2006-03-06 指定矩形形状を持つプリント基板設計のための回路2分割法(ネットワークプロセッサ,通信のための信号処理,符号理論,一般) 脇 吉宏, 高藤 大介, 田岡 智志, 渡邉 敏正, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | プリント基板レイアウト設計の重要なステップに回路分割があり,本稿では,2分割法に着目する.これは当研究室で開発している多層プリント基板レイアウト設計支援システムMULTI-PRIDEの基本操作である.実設計では分割された回路が指定形状内で配置,配線可能な分割法が必要とされる.既にビア数最小化を目指した回路2分割法は実装されているが,この機能は有していない.本研究では,この機能を持つ回路2分割手法を提案し,その性能を計算機実験により評価する. |
抄録(英) | A circuit-partition is an important step for designing layout of a printed wiring board and we aim to improve circuit-bipartition. This is a basic operation of MULTI-PRIDE, a support system being developed in our laboratory for printed wiring board design. In the actual design, a circuit partition algorithm is needed that a given circuit is partitioned into two subcircuits such that each subcircuit is described within a prescribed rectangle. Though a circuit bipartition algorithm that minimizes the number of vias is already proposed, this algorithm does not have the function that each subcircuit is designed within a prescribed rectangle. In this paper, we propose a improved circuit bipartition algorithm with such a function, and evaluation of its performance through experimental results is given. |
キーワード(和) | 回路2分割 / プリント基板 / 分割指標 / レイアウト設計 / 配線領域見積もり |
キーワード(英) | circuit bipartition / printed wiring boards / measure for partition / layout design / estimate wiring area |
資料番号 | CAS2005-113,SIP2005-159,CS2005-106 |
発行日 |
研究会情報 | |
研究会 | CS |
---|---|
開催期間 | 2006/2/27(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Communication Systems (CS) |
---|---|
本文の言語 | JPN |
タイトル(和) | 指定矩形形状を持つプリント基板設計のための回路2分割法(ネットワークプロセッサ,通信のための信号処理,符号理論,一般) |
サブタイトル(和) | |
タイトル(英) | Circuit Bipartition for Designing a Printed Wiring Board of a Prescribed Rectangle |
サブタイトル(和) | |
キーワード(1)(和/英) | 回路2分割 / circuit bipartition |
キーワード(2)(和/英) | プリント基板 / printed wiring boards |
キーワード(3)(和/英) | 分割指標 / measure for partition |
キーワード(4)(和/英) | レイアウト設計 / layout design |
キーワード(5)(和/英) | 配線領域見積もり / estimate wiring area |
第 1 著者 氏名(和/英) | 脇 吉宏 / Yoshihiro WAKI |
第 1 著者 所属(和/英) | 広島大学大学院工学研究科情報工学専攻 Graduate School of Engineering, Hiroshima University |
第 2 著者 氏名(和/英) | 高藤 大介 / Daisuke TAKAFUJI |
第 2 著者 所属(和/英) | 広島大学大学院工学研究科情報工学専攻 Graduate School of Engineering, Hiroshima University |
第 3 著者 氏名(和/英) | 田岡 智志 / Satoshi TAOKA |
第 3 著者 所属(和/英) | 広島大学大学院工学研究科情報工学専攻 Graduate School of Engineering, Hiroshima University |
第 4 著者 氏名(和/英) | 渡邉 敏正 / Toshimasa WATANABE |
第 4 著者 所属(和/英) | 広島大学大学院工学研究科情報工学専攻 Graduate School of Engineering, Hiroshima University |
発表年月日 | 2006-03-06 |
資料番号 | CAS2005-113,SIP2005-159,CS2005-106 |
巻番号(vol) | vol.105 |
号番号(no) | 637 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |