| 講演名 | 2006-03-06 ハードウェアに関する制約条件を考慮した複数の定数乗算回路設計(ネットワークプロセッサ,通信のための信号処理,符号理論,一般) 加藤 幸信, 佐々木 孝雄, 豊嶋 久道, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 複数の定数乗算回路の設計において,乗算器をシフトと加算器に置き換えて加算器レベルで演算を共有することでコストを削減することができる.しかし,ハードウェアレベルでは,回路規模,遅延時間に関する制約条件が要求される場合に加えて加算器毎に回路規模,遅延時間が異なるため,加算器レベルでの最適回路が必ずしもハードウェアレベルでの最適回路とならない場合がある.そこで本研究では,制約条件に応じて加算器の構造を使い分けてハードウェアレベルで設計する方法を提案する.さらに合成順番の特徴を考慮して定数の合成順番をハードウェアレベルで最適化することにより効率的な演算の共有を行い,制約条件下で回路規模,遅延時間を削減する. |
| 抄録(英) | In design of multiple constant multiplication circuits, cost can be reduced replacing multipliers with adders and shifts, and sharing each other. However, in hardware level, there is a problem that the adder optimized circuit is not always the hardware optimized one, because hardware constraints such as circuit area and delay time are required, and moreover every adder does not always have the same hardware cost. In this research, we propose a hardware design method transforming adders into multiple types of hardware level adders to meet the design constraints. In addition, the proposed method includes the optimization procedure based on the characteristics of the synthesis order of coefficients. As a result, this system can reduce the hardware cost more efficiently under the design constraints. |
| キーワード(和) | 複数の定数乗算回路 / ハードウェア / 制約条件 / 最適化 |
| キーワード(英) | multiple constant multiplication / hardware / constraint / optimization |
| 資料番号 | CAS2005-112,SIP2005-158,CS2005-105 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CAS |
|---|---|
| 開催期間 | 2006/2/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Circuits and Systems (CAS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ハードウェアに関する制約条件を考慮した複数の定数乗算回路設計(ネットワークプロセッサ,通信のための信号処理,符号理論,一般) |
| サブタイトル（和） | |
| タイトル（英） | Design of Multiple Constant Multiplication Circuits Considering Hardware Constraints |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 複数の定数乗算回路 / multiple constant multiplication |
| キーワード(2)（和/英） | ハードウェア / hardware |
| キーワード(3)（和/英） | 制約条件 / constraint |
| キーワード(4)（和/英） | 最適化 / optimization |
| 第 1 著者 氏名（和/英） | 加藤 幸信 / Yukinobu KATO |
| 第 1 著者 所属（和/英） | 神奈川大学工学部 Faculty of Engineering, Kanagawa University |
| 第 2 著者 氏名（和/英） | 佐々木 孝雄 / Takao SASAKI |
| 第 2 著者 所属（和/英） | 神奈川大学工学部 Faculty of Engineering, Kanagawa University |
| 第 3 著者 氏名（和/英） | 豊嶋 久道 / Hisamichi TOYOSHIMA |
| 第 3 著者 所属（和/英） | 神奈川大学工学部 Faculty of Engineering, Kanagawa University |
| 発表年月日 | 2006-03-06 |
| 資料番号 | CAS2005-112,SIP2005-158,CS2005-105 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 633 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |