| 講演名 | 2006/4/10 二次元デバイスシミュレーションによるn-チャネル低温poly-Si TFTの電界、キャリヤ分布(薄膜(Si,化合物,有機)機能デバイス・材料・評価技術) 野上 幸里, 矢島 稔久, 佐藤 利文, 丹呉 浩侑, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | n-チャネル低温poly-Si LDD TFTについて、プロセスシミュレータから求めたソース、ドレイン近傍の不純物分布をデバイスシミュレータ上のガウス分布で近似しモデル化を行った。このモデルのもと、電流強飽和領域では、横、縦方向電界はゲート電極端下のpoly-Si膜中で最大になり、電子分布はドレイン近傍の上側界面近くで空乏化し電流はチャネルの深い領域を流れることがわかった。このことは、DAHC劣化が上側界面、およびLDD領域の結晶粒界で始まることを示唆する。一方、電流弱飽和領域でも、横方向電界は強くLDD領域のゲート電極の下側で最大になる。このことは、素子劣化がホットエレクトロンのゲート酸化膜への注入・トラップによることを予測させる。 |
| 抄録(英) | A physical model of n-channel low-temperature LDD TFT based on the use of Gaussian doping profiles for source and drain junction on 2-D device simulator, which are fitted to the lateral and vertical impurity profiles in poly-Si obtained by using 2-D process simulator is presented. In the strong current saturation bias, maximum lateral and vertical electric field locates in the LDD region under the gate edge and electrons are depleted at the front interface near channel/LDD junction, which supposes that the DAHC degradation occurs first at the front interface at the gate edge and grain boundaries in LDD region. In the weak current saturation bias, high lateral field locates in the LDD region under the gate electrode, which will cause the degradation due to hot-electron injection into the gate oxide. |
| キーワード(和) | n-チャネルpoly-Si TFT / デバイスシミュレーション / 電界分布 / キャリヤ分布 / ホットキャリヤ劣化 |
| キーワード(英) | poly-Si TFT / Device Simulation / Electric Field / Carrier Concentration / Hot-carrier degradation |
| 資料番号 | ED2006-8,SDM2006-8,OME2006-8 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2006/4/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 二次元デバイスシミュレーションによるn-チャネル低温poly-Si TFTの電界、キャリヤ分布(薄膜(Si,化合物,有機)機能デバイス・材料・評価技術) |
| サブタイトル（和） | |
| タイトル（英） | Two-Dimensional (2-D) Simulation of Electric Field and Carrier Concentration of Low-Temperature N-channel Poly-Si TFTs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | n-チャネルpoly-Si TFT / poly-Si TFT |
| キーワード(2)（和/英） | デバイスシミュレーション / Device Simulation |
| キーワード(3)（和/英） | 電界分布 / Electric Field |
| キーワード(4)（和/英） | キャリヤ分布 / Carrier Concentration |
| キーワード(5)（和/英） | ホットキャリヤ劣化 / Hot-carrier degradation |
| 第 1 著者 氏名（和/英） | 野上 幸里 / Yukisato Nogami |
| 第 1 著者 所属（和/英） | 東京工芸大学工学部 Faculty of Engineering, Tokyo Polytechnic University |
| 第 2 著者 氏名（和/英） | 矢島 稔久 / Toshihisa Yajima |
| 第 2 著者 所属（和/英） | 東京工芸大学工学部 Faculty of Engineering, Tokyo Polytechnic University |
| 第 3 著者 氏名（和/英） | 佐藤 利文 / Toshihumi Satoh |
| 第 3 著者 所属（和/英） | 東京工芸大学工学部 Faculty of Engineering, Tokyo Polytechnic University |
| 第 4 著者 氏名（和/英） | 丹呉 浩侑 / Hiroyuki Tango |
| 第 4 著者 所属（和/英） | 東京工芸大学工学部 Faculty of Engineering, Tokyo Polytechnic University |
| 発表年月日 | 2006/4/10 |
| 資料番号 | ED2006-8,SDM2006-8,OME2006-8 |
| 巻番号（vol） | vol.106 |
| 号番号（no） | 5 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |