| 講演名 | 2006/3/7 微細MOSFETのリーク電流を考慮したシステムLSIの高速低消費電力設計法(新型不揮発性メモリ) 渡辺 重佳, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | MOSFETのリーク電流が流れる場合のシステムLSIの低消費電力化に対する並列処理の効果を組込み用プロセッサをモチーフにして見積もった。その結果リーク電流としてサブスレッショルドリーク、ゲートリークいずれが流れる場合も並列処理は充放電電流の場合同様有効であることが分かった(ゲート長50nmの微細MOSFETを用い、1～3GHzで動作させることを想定した場合に2並列で約1/2、3並列で約1/5に削減可能)。ゲートリーク電流が多い場合には電源電圧の設定値を最適値に設定することが低消費電力のために重要となる。今後リーク電流による消費電力を削減する上で並列処理は従来以上に重要になる。 |
| 抄録(英) | Low power design of system LSI in the presence of leakage current has been described. By using parallel processing architecture the active power of embedded processor can be reduced to 1/2 for 2 parallel, 1/5 for 3 parallel case. |
| キーワード(和) | システムLSI / 並列処理 / MOSFET / リーク電流 / サブスレッショルドリーク電流 / ゲートリーク電流 |
| キーワード(英) | system LSI / parallel processing / MOSFET / leakage current / gate leakage current / sub-threshold leakage current |
| 資料番号 | SDM2005-265 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2006/3/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 微細MOSFETのリーク電流を考慮したシステムLSIの高速低消費電力設計法(新型不揮発性メモリ) |
| サブタイトル（和） | |
| タイトル（英） | Low Power Design of System LSI in the Presence of Leakage Current of MOSFET |
| サブタイトル（和） | |
| キーワード(1)（和/英） | システムLSI / system LSI |
| キーワード(2)（和/英） | 並列処理 / parallel processing |
| キーワード(3)（和/英） | MOSFET / MOSFET |
| キーワード(4)（和/英） | リーク電流 / leakage current |
| キーワード(5)（和/英） | サブスレッショルドリーク電流 / gate leakage current |
| キーワード(6)（和/英） | ゲートリーク電流 / sub-threshold leakage current |
| 第 1 著者 氏名（和/英） | 渡辺 重佳 / Sigeyoshi Watanabe |
| 第 1 著者 所属（和/英） | 湘南工科大学 情報工学科 Department of Information Science, Shonan Institute of Technology |
| 発表年月日 | 2006/3/7 |
| 資料番号 | SDM2005-265 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 654 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |