講演名 | 2006/3/7 大容量MRAM技術の開発 : 新規MTJ形状と精密MTJエッチングによる書き込みマージンの拡大(新型不揮発性メモリ) 吉川 将寿, 與田 博明, 甲斐 正, 浅尾 吉昭, 池川 純夫, 土田 賢二, 波田 博光, 田原 修一, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 0.13μm CMOS回路上に形成された1M-MTJ MRAM (1Mega-Magnetoresistive Tunneling Junction Magnetoresistive Random Access Memory)において、99.9998%以上のビット歩留まりを得ることに成功した。そのキー技術として新規MTJ形状を用いたアステロイド曲線制御技術と精密MTJエッチング技術を開発し、反転磁界ばらつき低減と書き込みマージンの拡大を実現した。また、書き込み電流を約40%低減するヨーク配線技術および8F^2までのセル微細化を可能にするセルフアライメントMTJ加工技術も開発した。 |
抄録(英) | Excellent bit yields of more than 99.9998% were successfully obtained for 1M-MTJ MRAM (1Mega-Magnetoresistive Tunneling Junction Magnetoresistive Random Access Memory), which was integrated on 0.13μm CMOS circuits. Expanding of writing margin and reduction of switching field distribution were realized by a novel MTJ shape and a precisely controlled MTJ etching technique. Additionally, a yoke wire reducing a writing current by 40% and a self-aligned MTJ fabrication process for shrinkage of a cell size to 8F^2 were developed. |
キーワード(和) | MRAM / MTJ / MTJ形状 / ヨーク配線 / MTJエッチング / 漏洩磁界 / 反転磁界ばらつき |
キーワード(英) | MRAM / MTJ / MTJ shape / Yoke wire / MTJ etching / Stray field / Switching field distribution |
資料番号 | SDM2005-264 |
発行日 |
研究会情報 | |
研究会 | SDM |
---|---|
開催期間 | 2006/3/7(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Silicon Device and Materials (SDM) |
---|---|
本文の言語 | JPN |
タイトル(和) | 大容量MRAM技術の開発 : 新規MTJ形状と精密MTJエッチングによる書き込みマージンの拡大(新型不揮発性メモリ) |
サブタイトル(和) | |
タイトル(英) | Development of high-density MRAM technologies : Expanding writing margin realized by a novel MTJ shape and a precisely controlled MTJ etching |
サブタイトル(和) | |
キーワード(1)(和/英) | MRAM / MRAM |
キーワード(2)(和/英) | MTJ / MTJ |
キーワード(3)(和/英) | MTJ形状 / MTJ shape |
キーワード(4)(和/英) | ヨーク配線 / Yoke wire |
キーワード(5)(和/英) | MTJエッチング / MTJ etching |
キーワード(6)(和/英) | 漏洩磁界 / Stray field |
キーワード(7)(和/英) | 反転磁界ばらつき / Switching field distribution |
第 1 著者 氏名(和/英) | 吉川 将寿 / Masatoshi YOSHIKAWA |
第 1 著者 所属(和/英) | (株)東芝 研究開発センター Corporate Research and Development Center, Toshiba Corporation |
第 2 著者 氏名(和/英) | 與田 博明 / Hiroaki YODA |
第 2 著者 所属(和/英) | (株)東芝 研究開発センター Corporate Research and Development Center, Toshiba Corporation |
第 3 著者 氏名(和/英) | 甲斐 正 / Tadashi KAI |
第 3 著者 所属(和/英) | (株)東芝 研究開発センター Corporate Research and Development Center, Toshiba Corporation |
第 4 著者 氏名(和/英) | 浅尾 吉昭 / Yoshiaki ASAO |
第 4 著者 所属(和/英) | (株)東芝 研究開発センター Corporate Research and Development Center, Toshiba Corporation |
第 5 著者 氏名(和/英) | 池川 純夫 / Sumio IKEGAWA |
第 5 著者 所属(和/英) | (株)東芝 研究開発センター Corporate Research and Development Center, Toshiba Corporation |
第 6 著者 氏名(和/英) | 土田 賢二 / Kenji TSUCHIDA |
第 6 著者 所属(和/英) | (株)東芝 研究開発センター Corporate Research and Development Center, Toshiba Corporation |
第 7 著者 氏名(和/英) | 波田 博光 / Hiromitsu HADA |
第 7 著者 所属(和/英) | 日本電気(株) システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
第 8 著者 氏名(和/英) | 田原 修一 / Shuichi TAHARA |
第 8 著者 所属(和/英) | 日本電気(株) システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
発表年月日 | 2006/3/7 |
資料番号 | SDM2005-264 |
巻番号(vol) | vol.105 |
号番号(no) | 654 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |