講演名 2006/3/7
強誘電体材料における抵抗スイッチ現象(新型不揮発性メモリ)
神 好人, 酒井 英明, 篠島 弘幸, 嶋田 勝, 榎本 陽一, 木内 幹保,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 外部からの電気信号により抵抗が大きく変化する現象(抵抗スイッチ現象)がTi, Mn, Ni等の酸化物において観測され,次世代不揮発性メモリのResistive RAM (ReRAM)材料として注目されている.我々は,ECRスパッタ法により成膜したBiTiO膜で抵抗スイッチ現象を確認した.さらにBiTiO膜を上下電極で挟んだ構造を作製して電圧(DC,パルス)を印加することでスイッチ現象が発現させ,そのメモリ保持特性とOn/Off特性について調べた.その結果,BiTiO膜は,現行のSiプロセスに整合し,極めて有用な不揮発性メモリ材料であることを確認した.また,BiTiO膜における抵抗スイッチ現象に対するモデルの考察と強誘電性との関連について考察した.
抄録(英) We have found that reversible resistive switching occurs at room temperature in a Bi_4Ti_3O_<12> thin film deposited by electron cyclotron resonance sputtering. The resistive switching was observed in several stacked capacitor structures regardless of the combination of top and bottom electrodes. The large magnitude of the resistance ratio in low-resistance and high-resistance states, reversible switching with voltage pulses, and long-term retention characteristics are described. Resistance in the low-resistance state hardly depended on neither the area of the electrode pad nor the thickness of bismuth titanate films. We also investigated that the correlation between resistive switching and ferroelectricity.
キーワード(和) 抵抗スイッチ現象 / ReRAM / ECRスパッタ法 / チタン酸ビスマス / 積層型キャパシタ構造 / 高抵抗状態 / 低抵抗状態
キーワード(英) reversible resistive switching / high-resistance state / low-resistance state / bismuth titanate / electron cyclotron resonance sputter deposition / stack capacitance structure
資料番号 SDM2005-262
発行日

研究会情報
研究会 SDM
開催期間 2006/3/7(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 JPN
タイトル(和) 強誘電体材料における抵抗スイッチ現象(新型不揮発性メモリ)
サブタイトル(和)
タイトル(英) Reversible Resistive Switching in the Ferroelectrics
サブタイトル(和)
キーワード(1)(和/英) 抵抗スイッチ現象 / reversible resistive switching
キーワード(2)(和/英) ReRAM / high-resistance state
キーワード(3)(和/英) ECRスパッタ法 / low-resistance state
キーワード(4)(和/英) チタン酸ビスマス / bismuth titanate
キーワード(5)(和/英) 積層型キャパシタ構造 / electron cyclotron resonance sputter deposition
キーワード(6)(和/英) 高抵抗状態 / stack capacitance structure
キーワード(7)(和/英) 低抵抗状態
第 1 著者 氏名(和/英) 神 好人 / Yoshito JIN
第 1 著者 所属(和/英) NTTマイクロシステムインテグレーション研究所
Microsisystem Integration Laboratories, Nippon Telegrph and Telephone Corporation
第 2 著者 氏名(和/英) 酒井 英明 / Hideaki SAKAI
第 2 著者 所属(和/英) NTTマイクロシステムインテグレーション研究所
Microsisystem Integration Laboratories, Nippon Telegrph and Telephone Corporation
第 3 著者 氏名(和/英) 篠島 弘幸 / Hiroyuki SHINOJIMA
第 3 著者 所属(和/英) NTTマイクロシステムインテグレーション研究所
Microsisystem Integration Laboratories, Nippon Telegrph and Telephone Corporation
第 4 著者 氏名(和/英) 嶋田 勝 / Masaru SHIMADA
第 4 著者 所属(和/英) NTTマイクロシステムインテグレーション研究所
Microsisystem Integration Laboratories, Nippon Telegrph and Telephone Corporation
第 5 著者 氏名(和/英) 榎本 陽一 / Youichi ENOMOTO
第 5 著者 所属(和/英) NTTアドバンステクノロジ株式会社
NTT Advanced Technology Corporation
第 6 著者 氏名(和/英) 木内 幹保 / Mikiho KIUCHI
第 6 著者 所属(和/英) NTTアフティ株式会社
NTT AFTY Corporation
発表年月日 2006/3/7
資料番号 SDM2005-262
巻番号(vol) vol.105
号番号(no) 654
ページ範囲 pp.-
ページ数 6
発行日