| 講演名 | 2006-03-10 浮動小数点演算と演算チェイニングを考慮した粗粒度再構成可能ハードウェア(システムオンシリコン設計技術並びにこれを活用したVLSI) 阿久津 日出実, 木村 晋二, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,8bitや16bitのデータ演算を基本とする粗粒度再構成可能ハードウェアの研究開発が盛んに行われている.その理由は,粗粒度はFPGAのような細粒度に比べて構成に必要な情報量が少なく,構成時間を削減する可能性があると同時に,同じ機能を実現する時に遅延,面積,消費電力を削減できるためあるためである.これまで粗粒度再構成可能ハードウェアでは整数演算のみを考慮してきたが,連続した加減算を高速化できる加減算のチェイニングの考慮はなかった.また,ソフトウェアアルゴリズムのプロトタイピングにおける高速実行などの用途では浮動小数点演算も欠かせないが,その実現も考慮しなかった.そこで本稿では,浮動小数点演算や演算を高速に行うためのハードウェアアーキテクチャを提案し,その実現方法を示す. |
| 抄録(英) | Recently, researches on coarse-grained reconfigurable hardware are studied hard, since such architecture needs less information at the configuration and is suitable for dynamic reconfiguration. Coarse-grained reconfigurable architecture also has a chance to implement the same functionality with small area, small delay time and low power compared to fine-grained reconfigurable hardware such as FPGA. Current coarse-grained hardware do not care about the chaining of additions/subtractions for consecutive additions/subtractions, which is effective to the fast execution of consecutive aditions/subtractions. They also do not care about the floating-point operations which might be major in the emulation of software algorithms. In the paper, we propose a new reconfigurable hardware architecture considering the mapping of the chaining of additions/subtractions and that of floating point operations. We also shows an LSI implementation of such architecture. |
| キーワード(和) | 粗粒度 / ALUアレイ / 再構成可能ハードウェア / 浮動小数点演算 / 演算チェイニング |
| キーワード(英) | Coarse-grained / ALU array / Reconfigurable Hardware / Floating point operations / Chaining of additions |
| 資料番号 | VLD2005-129,ICD2005-246 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2006/3/3(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 浮動小数点演算と演算チェイニングを考慮した粗粒度再構成可能ハードウェア(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | Coarse-grained Reconfigurable Hardware with Mapping Mechanisms of Floating Point Operations and Chained Additions |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 粗粒度 / Coarse-grained |
| キーワード(2)（和/英） | ALUアレイ / ALU array |
| キーワード(3)（和/英） | 再構成可能ハードウェア / Reconfigurable Hardware |
| キーワード(4)（和/英） | 浮動小数点演算 / Floating point operations |
| キーワード(5)（和/英） | 演算チェイニング / Chaining of additions |
| 第 1 著者 氏名（和/英） | 阿久津 日出実 / Hidemi AKUTSU |
| 第 1 著者 所属（和/英） | 早稲田大学大学院 情報生産システム研究科 Graduate School of Information, Production and System, Waseda University |
| 第 2 著者 氏名（和/英） | 木村 晋二 / Shinji KIMURA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院 情報生産システム研究科 Graduate School of Information, Production and System, Waseda University |
| 発表年月日 | 2006-03-10 |
| 資料番号 | VLD2005-129,ICD2005-246 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 647 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |