| 講演名 | 2006-03-09 デジタルシネマ用JPEG2000エンコーダ向け並列CBMアルゴリズム及びLSIアーキテクチャ(システムオンシリコン設計技術並びにこれを活用したVLSI) 伊東 健, 池永 剛, 中村 創, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,JPEG2000はデジタルシネマの標準仕様として採択されるなど注目を集めている.しかし,デジタルシネマで要求される200万画素以上の高精細画像を対象としたJPEG 2000のコーディングは非常に処理量が多い.特にEBCOT処理は並列化が困難なアルゴリズムであり高速化のボトルネックとなっている.本論文では、EBCOT処理の一部であるCoefficient Bit Modeling処理に対し,パス,ストライプ,ピットプレーンを並列処理できるアルゴリズムおよびそれに基づく並列CBMアーキテクチャを提案する.ハードウェア評価の結果,733Kゲート(TSMCO.18μm)のハード量で,デジタルシネマ規格を満たすブロックサイズ32×32, 30ビットプレーンのコードブロックを実時間処理できることを確認した. |
| 抄録(英) | Since JPEG 2000 is selected as the standard of Digital Cinema, it attracts a great deal of attention. However, JPEG 2000 coding requires huge amount of computational complexity for a high definition image with more than 200 million pixels required in Digital Cinema standard. Especially, EBCOT is a bottleneck because of its difficulty in parallel processing. This paper proposes a parallel coefficient bit modeling (CBM) algorithm which can process a bit plane, a stripe and a pass in parallel and a CBM architecture based on it. Hardware evaluation results show that a 733k Gate (TSMC 0.18um) circuit can process the code block (block size 32x32, 30 bit planes) which satisfies Digital Cinema standard in real time. |
| キーワード(和) | JPEG 2000 / 係数ビットモデリング / デジタルシネマ / 並列化 |
| キーワード(英) | JPEG 2000 / Coefficient Bit Modeling / Digital Cinema / parallel architecture |
| 資料番号 | VLD2005-116,ICD2005-233 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2006/3/2(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | デジタルシネマ用JPEG2000エンコーダ向け並列CBMアルゴリズム及びLSIアーキテクチャ(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | Parallel CBM Algorithm and Architecture for JPEG 2000 Encoder for Digital Cinema |
| サブタイトル（和） | |
| キーワード(1)（和/英） | JPEG 2000 / JPEG 2000 |
| キーワード(2)（和/英） | 係数ビットモデリング / Coefficient Bit Modeling |
| キーワード(3)（和/英） | デジタルシネマ / Digital Cinema |
| キーワード(4)（和/英） | 並列化 / parallel architecture |
| 第 1 著者 氏名（和/英） | 伊東 健 / Takeshi ITO |
| 第 1 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
| 第 2 著者 氏名（和/英） | 池永 剛 / Takeshi IKENAGA |
| 第 2 著者 所属（和/英） | 早稲田大学大学院情報生産システム研究科 Graduate School of Information, Production and Systems, Waseda University |
| 第 3 著者 氏名（和/英） | 中村 創 / Sou NAKAMURA |
| 第 3 著者 所属（和/英） | 富士通デバイス株式会社 FUJITSU DEVICE INC. |
| 発表年月日 | 2006-03-09 |
| 資料番号 | VLD2005-116,ICD2005-233 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 646 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |