講演名 | 2006-03-09 動的フローに適応したネットワークプロセッサの改良とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI) 田淵 英孝, 小原 俊逸, 戸川 望, 柳澤 政生, 大附 辰夫, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 動的フローに適応したネットワークプロセッサとは固定的な処理を行うプロセッサと処理が動的に変化するプロセッサから構成され,動的にボトルネックとなる処理を並列化できるネットワークプロセッサである.本稿では,動的フローに適応したネットワークプロセッサの改良としてネットワークプロセッサ向けCAMモジュールを提案する.提案CAMモジュールはネットワーク上におけるIP Prefix長の割合にあわせてルーティングテーブルをPrefix長ごとに分割し,CAMとTCAMを組み合わせて実現することで,面積の削減とネットワークプロセッサ全体のスループットの向上を図ることを考える.提案アーキテクチャをHW記述言語であるVHDLを用いて実装して計算機実験を行い,面積と回線速度1Gbpsを達成するために必要なスレッド数を比較することで提案手法の有効性を示す.評価結果においては,面積は0.35μmプロセスで11.9%,パケット処理数は最大で16.3%向上した. |
抄録(英) | A network processor for dynamic packet flows can behave adaptively on dynamic communication data-flows. This paper proposes a CAM module for an improved network processor for dynamic packet flows. We divide routing information based on the rate of required IP prefix length on a network and design a CAM module composed of CAM and TCAM utilizing this information. The CAM module can reduce the area and improve the throughput of a network processor compared with a conventional one. The effectiveness of the CAM module is shown through implementations and exparimental evalutions. In the hardware evalution using 0.35μm CMOS standerd library, the area can be reduced by 11.9%, and its throughput improved by up to 16.3%. |
キーワード(和) | ネットワークプロセッサ / CAMモジュール / 面積 / パケット処理数 |
キーワード(英) | Network Processor / CAM module / area / packet processing |
資料番号 | VLD2005-112,ICD2005-229 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2006/3/2(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 動的フローに適応したネットワークプロセッサの改良とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI) |
サブタイトル(和) | |
タイトル(英) | Improved Network Processor for Dynamic Packet Flows and Its Experimental Evaluations |
サブタイトル(和) | |
キーワード(1)(和/英) | ネットワークプロセッサ / Network Processor |
キーワード(2)(和/英) | CAMモジュール / CAM module |
キーワード(3)(和/英) | 面積 / area |
キーワード(4)(和/英) | パケット処理数 / packet processing |
第 1 著者 氏名(和/英) | 田淵 英孝 / Hidetaka TABUCHI |
第 1 著者 所属(和/英) | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
第 2 著者 氏名(和/英) | 小原 俊逸 / Shunitsu KOHARA |
第 2 著者 所属(和/英) | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
第 3 著者 氏名(和/英) | 戸川 望 / Nozomu TOGAWA |
第 3 著者 所属(和/英) | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
第 4 著者 氏名(和/英) | 柳澤 政生 / Masao YANAGISAWA |
第 4 著者 所属(和/英) | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
第 5 著者 氏名(和/英) | 大附 辰夫 / Tatsuo OHTSUKI |
第 5 著者 所属(和/英) | 早稲田大学理工学部コンピュータ・ネットワーク工学科 Dept. of Computer Science, Waseda University |
発表年月日 | 2006-03-09 |
資料番号 | VLD2005-112,ICD2005-229 |
巻番号(vol) | vol.105 |
号番号(no) | 646 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |