| 講演名 | 2006-03-09 データの局所的活性化率を考慮した高精度静的電力解析の一手法(システムオンシリコン設計技術並びにこれを活用したVLSI) 山本 達也, 山下 優, 押川 克寛, 福井 正博, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 論理レベルにおける電力推定手法において,動的手法と静的手法が提案されているが,静的手法は入力ベクトルの変化率の平均に基づいて各々の論理の平均スイッチング確率を計算し,それらにもとづいて電力を導き出す方法である.動的解析が入力ベクタに依存したものであるのに対して,平均値で代表することによって,個々の入力ベクタに依存した情報が欠落し,結果として,解析精度の低下につながる.しかしながら,電力解析の計算量が低いので,高速に処理が行われる.我々は,入力ベクタを区分化することで,時間方向の局所的な活性化率を求め,静的解析の高速性を活かしつつ,入力ベクタ依存の高精度化を実現する方法について提案する. |
| 抄録(英) | For the logic level power estimation, there are two types of algorithms, i.e. dynamic and static ones, conventionally. The static power estimation is based on an average switching activity of each logic gate using an average transition density of input vector stream. Dynamic algorithm depends on input vector sequence but static one depends only on the average of input vector. Using the average input vector brings lack of information that characterizes each input vector sequence, which causes inaccuracy but less computation time. This paper proposes a new algorithm that calculates local transition density in time domain by dividing input vector. That achieves more accuracy and less computation time. |
| キーワード(和) | 静的電力解析 / 論理レベル / データの局所的活性化率 |
| キーワード(英) | static power estimation / gate level / switching activity |
| 資料番号 | VLD2005-110,ICD2005-227 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2006/3/2(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | データの局所的活性化率を考慮した高精度静的電力解析の一手法(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | An accurate static power analysis method which considers temporal local transition density |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 静的電力解析 / static power estimation |
| キーワード(2)（和/英） | 論理レベル / gate level |
| キーワード(3)（和/英） | データの局所的活性化率 / switching activity |
| 第 1 著者 氏名（和/英） | 山本 達也 / Tatsuya YAMAMOTO |
| 第 1 著者 所属（和/英） | 立命館大学 電気電子工学科 Department of Electrical and Electronic Engineering, Ritsumeikan University |
| 第 2 著者 氏名（和/英） | 山下 優 / Yuu YAMASHITA |
| 第 2 著者 所属（和/英） | 立命館大学大学院 理工学研究科 情報システム学専攻 Department of Information Science and Systems Engineering, Ritsumeikan University |
| 第 3 著者 氏名（和/英） | 押川 克寛 / Katsuhiro OSHIKAWA |
| 第 3 著者 所属（和/英） | 立命館大学大学院 理工学研究科 情報システム学専攻 Department of Information Science and Systems Engineering, Ritsumeikan University |
| 第 4 著者 氏名（和/英） | 福井 正博 / Masahiro FUKUI |
| 第 4 著者 所属（和/英） | 立命館大学 理工学部 電子情報デザイン学科 Department of VLSI System Design, Ritsumeikan University |
| 発表年月日 | 2006-03-09 |
| 資料番号 | VLD2005-110,ICD2005-227 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 644 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |