講演名	2006/2/10 A New Class of Sequential Circuits with Acyclic Test Generation Complexity(メモリテイストとテスト生成複雑度,VLSI設計とテスト及び一般) ,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)
抄録(英)	This paper introduces a new class of sequential circuits called acyclically testable sequential circuits, whose test generation complexity is equivalent to that of the acyclic sequential circuits. A procedure to perform test generation on acyclically testable sequential circuits is elaborated and a design-for-test (DFT) method to augment an arbitrary sequential circuit into an acyclically testable sequential circuits is also presented. Since the class of acyclically testable sequential circuits is larger than the class of acyclic sequential circuits, the DFT method results in lower area overhead than the partial scan method and still achieves complete fault efficiency. Besides, we show through experiment that the proposed method contributes to lower test application time compared to partial scan method. Moreover, the proposed method allows at-speed testing while the partial scan method does not.
キーワード(和)
キーワード(英)	Acyclic testability / test generation complexity / design-for-test
資料番号	DC2005-80
発行日

研究会情報
研究会	DC
開催期間	2006/2/10(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	Dependable Computing (DC)
本文の言語	ENG
タイトル（和）	A New Class of Sequential Circuits with Acyclic Test Generation Complexity(メモリテイストとテスト生成複雑度,VLSI設計とテスト及び一般)
サブタイトル（和）
タイトル（英）	A New Class of Sequential Circuits with Acyclic Test Generation Complexity
サブタイトル（和）
キーワード(1)（和/英）	/ Acyclic testability
第 1 著者 氏名（和/英）	/ Chia Yee Ooi
第 1 著者 所属（和/英）	Nara Institute of Science and Technology
発表年月日	2006/2/10
資料番号	DC2005-80
巻番号（vol）	vol.105
号番号（no）	607
ページ範囲	pp.-
ページ数	6
発行日