講演名 2006/1/30
低酸素Cu合金を用いた45nm世代LSI対応デュアルダマシン配線(低誘電率層間膜,配線材料及び一般)
阿部 真理, 多田 宗弘, 大竹 浩人, 古武 直也, 成広 充, 新井 浩一, 竹内 常雄, 斉藤 忍, 伊藤 文則, 山本 博規, 田上 政由, 小田 典明, 関根 誠, 林 喜宏,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 高信頼性Cuダマシン配線の形成を目的として,酸素吸収プロセスによる低酸素Cu合金配線の検討を行った.酸素吸収プロセスは,Cuやバリアメタルよりも酸化反応が生じやすい金属薄膜を酸素吸収膜としてメッキCu膜表面に形成することにより,Cu膜中や表面の酸素を吸収し,高品質なCu/バリアメタル界面を得る技術である.本プロセスの適用により,バリアメタルの酸化抑制と,Cu配線のストレス誘起ボイド耐性向上を確認した.低酸素Cu合金を用いた45nm世代対応Cuデュアルダマシン配線において,低容量化を実現しつつ十分な配線性能が得られることを示した.
抄録(英) By a novel oxygen absorption process, low-oxygen-content (LOC) Cu-alloy is implemented for fully-scaled-down, 45nm-node dual damascene interconnects (DDIs) with 140nm-pitched lines and 70nm^φ-vias. In this process, a very thin metal film as an oxygen absorber, which has larger negative change in the standard Gibbs free energy of oxidation than a barrier metal, is put on a natural oxide at a surface of electro-plated, Cu film. The oxygen atoms diffuse to the oxygen absorber, not to the barrier metal under the Cu film, achieving high quality Cu/barrier interface after annealing. Combining the oxygen absorption process with Cu-alloy process, 45nm-node DDI in molecular-pore-stacking (MPS) SiOCH film is successfully obtained with high endurances for SIV, EM and TDDB.
キーワード(和) 銅合金 / 配線 / デュアルダマシン / バリアメタル / 酸化 / 自由エネルギー
キーワード(英) Cu-alloy / Interconnect / Dual Damascene / Barrier metal / Oxidation / Free energy
資料番号 SDM2005-256
発行日

研究会情報
研究会 SDM
開催期間 2006/1/30(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 JPN
タイトル(和) 低酸素Cu合金を用いた45nm世代LSI対応デュアルダマシン配線(低誘電率層間膜,配線材料及び一般)
サブタイトル(和)
タイトル(英) 45nm-node Dual Damascene Interconnects with Low-oxygen-content Cu-alloy
サブタイトル(和)
キーワード(1)(和/英) 銅合金 / Cu-alloy
キーワード(2)(和/英) 配線 / Interconnect
キーワード(3)(和/英) デュアルダマシン / Dual Damascene
キーワード(4)(和/英) バリアメタル / Barrier metal
キーワード(5)(和/英) 酸化 / Oxidation
キーワード(6)(和/英) 自由エネルギー / Free energy
第 1 著者 氏名(和/英) 阿部 真理 / Mari ABE
第 1 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Labs., NEC Corporation
第 2 著者 氏名(和/英) 多田 宗弘 / Munehiro TADA
第 2 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Labs., NEC Corporation
第 3 著者 氏名(和/英) 大竹 浩人 / Hiroto OHTAKE
第 3 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Labs., NEC Corporation
第 4 著者 氏名(和/英) 古武 直也 / Naoya FURUTAKE
第 4 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Labs., NEC Corporation
第 5 著者 氏名(和/英) 成広 充 / Mitsuru NARIHIRO
第 5 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Labs., NEC Corporation
第 6 著者 氏名(和/英) 新井 浩一 / Koichi ARAI
第 6 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Labs., NEC Corporation
第 7 著者 氏名(和/英) 竹内 常雄 / Tsuneo TAKEUCH
第 7 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Labs., NEC Corporation
第 8 著者 氏名(和/英) 斉藤 忍 / Shinobu SAITO
第 8 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Labs., NEC Corporation
第 9 著者 氏名(和/英) 伊藤 文則 / Fuminori ITO
第 9 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Labs., NEC Corporation
第 10 著者 氏名(和/英) 山本 博規 / Hiroki YAMAMOTO
第 10 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Labs., NEC Corporation
第 11 著者 氏名(和/英) 田上 政由 / Masayoshi TAGAMI
第 11 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Labs., NEC Corporation
第 12 著者 氏名(和/英) 小田 典明 / Noriaki ODA
第 12 著者 所属(和/英) NECエレクトロニクス株式会社
NEC Electronics
第 13 著者 氏名(和/英) 関根 誠 / Makoto SEKINE
第 13 著者 所属(和/英) NECエレクトロニクス株式会社
NEC Electronics
第 14 著者 氏名(和/英) 林 喜宏 / Yoshihiro HAYASHI
第 14 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Labs., NEC Corporation
発表年月日 2006/1/30
資料番号 SDM2005-256
巻番号(vol) vol.105
号番号(no) 598
ページ範囲 pp.-
ページ数 6
発行日