講演名 2006/1/13
CMOS用極薄SiONゲート絶縁膜のn/p独立チューニング(先端CMOSデバイス・プロセス技術)
辻川 真平, 梅田 浩司, 川原 孝昭, 川崎 洋司, 志賀 克哉, 山下 朋弘, 林 岳, 由上 二郎, 大野 吉和, 米田 昌弘,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) CMOS用極薄SiONゲート絶縁膜の最適化を、nMOSとpMOSのそれぞれに対して独立に行った。nMOSのSiON膜を選択的に高窒素濃度化し、pMOSのSiON膜に対しては選択的にフッ素を添加した。これらの組成変調は、SiON膜形成前に基板に窒素およびフッ素イオンをレジストマスクで注入するという単純な方法によって行われた。nMOSのSiON膜の高窒素濃度化は、ゲートリークの低減とドレイン電流の増加をもたらし、pMOSのSiON膜へのフッ素導入はB漏れを加速することなくNBTIを改善した。また、上記フッ素導入はpMOSのVtを下げる効果があることが明らかになった。高窒素濃度のSiONゲート絶縁膜を有するpMOSFETのVtは過度に高くなる傾向があるので、Vt調整の観点からもフッ素添加は効果的である。
抄録(英) A technique for optimizing ultra-thin (EOT~ 1.1-1.3nm) SiON gate dielectrics independently for n- and p-MOSFETs is demonstrated. Selective nitrogen-enrichment for the nMOS and fluorine incorporation to the pMOS regions were both performed by ion implantation into the Si-substrate with resist masks before gate oxidation. The former provided suppression of gate leakage current and enhancement of drain current to nMOSFETs. The latter improved the NBTI of pMOSFETs without enhancing the B penetration. Moreover, the incorporation of F was found to be a quite useful tool for lowering |Vth| in pMOSFETs. The incorporation of F was shown to bring down pMOS |Vth| by more than 150mV without any degradation in hole mobility or short channel effect immunity. Since pMOSFETs with N-rich SiON gate dielectrics, as well as high-k pMOS, suffer from excessively high |Vth|, this finding is quite important.
キーワード(和) SiON / フッ素 / NBTI
キーワード(英) SiON / fluorine / NBTI
資料番号 SDM2005-229
発行日

研究会情報
研究会 SDM
開催期間 2006/1/13(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 JPN
タイトル(和) CMOS用極薄SiONゲート絶縁膜のn/p独立チューニング(先端CMOSデバイス・プロセス技術)
サブタイトル(和)
タイトル(英) A Simple Approach to Optimizing Ultra-thin SiON Gate Dielectrics Independently for n- and p-MOSFETs
サブタイトル(和)
キーワード(1)(和/英) SiON / SiON
キーワード(2)(和/英) フッ素 / fluorine
キーワード(3)(和/英) NBTI / NBTI
第 1 著者 氏名(和/英) 辻川 真平 / Shimpei Tsujikawa
第 1 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 2 著者 氏名(和/英) 梅田 浩司 / Hiroshi Umeda
第 2 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 3 著者 氏名(和/英) 川原 孝昭 / Takaaki Kawahara
第 3 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 4 著者 氏名(和/英) 川崎 洋司 / Yoji Kawasaki
第 4 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 5 著者 氏名(和/英) 志賀 克哉 / Katsuya Shiga
第 5 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 6 著者 氏名(和/英) 山下 朋弘 / Tomohiro Yamashita
第 6 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 7 著者 氏名(和/英) 林 岳 / Takashi Hayashi
第 7 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 8 著者 氏名(和/英) 由上 二郎 / Jiro Yugami
第 8 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 9 著者 氏名(和/英) 大野 吉和 / Yoshikazu Ohno
第 9 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 10 著者 氏名(和/英) 米田 昌弘 / Masahiro Yoneda
第 10 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
発表年月日 2006/1/13
資料番号 SDM2005-229
巻番号(vol) vol.105
号番号(no) 541
ページ範囲 pp.-
ページ数 4
発行日