講演名 2006-01-18
リモート・ロジックアナライザの実装と評価(FPGAとその応用及び一般)
斉藤 豪, 永田 和生, 原田 英雄, 柴村 英智, 久我 守弘, 末吉 敏則,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 再構成可能なFPGAデバイスを搭載した機器は, 製品出荷後もハードウェア機能の変更・拡張を容易に行うことができ, 不具合が見つかった場合でもデバッグできるという長所を持つ.しかし, 機器が遠隔地にある場合, 再構成に要する費用や時間が大きくなるという問題がある.そこで, 我々はこれまでFPGA遠隔再構成技術とFPGA内部回路の動作検証を行うリモート・ロジックアナライザの開発を行ってきた.これまでに開発してきたリモート・ロジックアナライザでは, リモート側に制御用PCを設置する必要があったが, 実際の運用ではリモート側は組込みシステムである場合が大半である.そこで, 本研究では組込みシステム上で動作し, ロジックアナライザIPの制御を行うロジックアナライザコントローラを開発した.本稿では, 開発したロジックアナライザコントローラの詳細ならびに, ロジックアナライザIPをFPGAに実装した際の被測定回路に与える影響について報告する.
抄録(英) Electronic equipments carrying a reconfigurable FPGA have advantages, the functions of which can be changed, upgraded after shipping. When we reconfigure the FPGA in a remote place, it takes the cost and time to dispatch of an engineer. Then, we developed an environment which reconfigures an FPGA and a remote logic analyzer which verifies reconfigured circuits with remote manipulation via Internet. In previous work, remote logic analyzer needed to equip a control PC as the remote server. However, the fact is that most remote servers are embedded systems. Thereby we developed a logic analyzer controller that controls logic analyzer IP on the embedded system. This paper reports details of the logic analyzer controller and the influence that logic analyzer IP exerts on the circuit to be tested.
キーワード(和) FPGA / 遠隔再構成 / ISP (In System Programming) / ロジックアナライザ
キーワード(英) FPGA / Remote reconfiguration / ISP(In System Programming) / Logic analyzer
資料番号 VLD2005-102,CPSY2005-58,RECONF2005-91
発行日

研究会情報
研究会 RECONF
開催期間 2006/1/11(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Reconfigurable Systems (RECONF)
本文の言語 JPN
タイトル(和) リモート・ロジックアナライザの実装と評価(FPGAとその応用及び一般)
サブタイトル(和)
タイトル(英) Implementation and Evaluation of Remote Logic Analyzer
サブタイトル(和)
キーワード(1)(和/英) FPGA / FPGA
キーワード(2)(和/英) 遠隔再構成 / Remote reconfiguration
キーワード(3)(和/英) ISP (In System Programming) / ISP(In System Programming)
キーワード(4)(和/英) ロジックアナライザ / Logic analyzer
第 1 著者 氏名(和/英) 斉藤 豪 / Go SAITOU
第 1 著者 所属(和/英) 熊本大学大学院自然科学研究科数理科学・情報システム専攻
Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University
第 2 著者 氏名(和/英) 永田 和生 / Kazuo NAGATA
第 2 著者 所属(和/英) 熊本大学大学院自然科学研究科数理科学・情報システム専攻
Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University
第 3 著者 氏名(和/英) 原田 英雄 / Hideo HARADA
第 3 著者 所属(和/英) 熊本大学大学院自然科学研究科数理科学・情報システム専攻
Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University
第 4 著者 氏名(和/英) 柴村 英智 / Hidetomo SIBAMURA
第 4 著者 所属(和/英) 熊本大学工学部数理情報システム工学科
Department of Computer Science, Faculty of Engineering Kumamoto University
第 5 著者 氏名(和/英) 久我 守弘 / Morihiro KUGA
第 5 著者 所属(和/英) 熊本大学工学部数理情報システム工学科
Department of Computer Science, Faculty of Engineering Kumamoto University
第 6 著者 氏名(和/英) 末吉 敏則 / Toshinori SUEYOSHI
第 6 著者 所属(和/英) 熊本大学工学部数理情報システム工学科
Department of Computer Science, Faculty of Engineering Kumamoto University
発表年月日 2006-01-18
資料番号 VLD2005-102,CPSY2005-58,RECONF2005-91
巻番号(vol) vol.105
号番号(no) 518
ページ範囲 pp.-
ページ数 6
発行日