| 講演名 | 2006-01-18 Flex Power FPGAにおけるしきい値制御用バイアス電圧値組合せの最適化について(FPGAとその応用及び一般) 河並 崇, 日置 雅和, 松本 洋平, 堤 利幸, 中川 格, 関川 敏弘, 小池 汎平, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Flex Power FPGAはトランジスタのしきい値電圧を電気的に制御することにより, 高速化と低消費電力化を可能とした新しいアーキテクチャである.本稿では, Flex Power FPGA上で設定する高速トランジスタと低消費電力トランジスタに割り当てる最適なバイアス電圧の組み合わせの検討を行う. |
| 抄録(英) | The Flex Power FPGA is a new FPGA architecture which enabled high speed operation and low power-consumption by controlling threshold voltage of transistors. This paper discusses the optimal threshold voltage set for threshold voltage control in the Flex Power FPGA. |
| キーワード(和) | FPGA / VPR / しきい値電圧制御 / ボディバイアス電圧 / 低消費電力 |
| キーワード(英) | FPGA / VPR / threshold voltage control / body bias voltage / low power-consumption |
| 資料番号 | VLD2005-97,CPSY2005-53,RECONF2005-86 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2006/1/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Flex Power FPGAにおけるしきい値制御用バイアス電圧値組合せの最適化について(FPGAとその応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Optimization of Body Bias Voltage Set for Threshold Voltage Control in Flex Power FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | VPR / VPR |
| キーワード(3)（和/英） | しきい値電圧制御 / threshold voltage control |
| キーワード(4)（和/英） | ボディバイアス電圧 / body bias voltage |
| キーワード(5)（和/英） | 低消費電力 / low power-consumption |
| 第 1 著者 氏名（和/英） | 河並 崇 / Takashi KAWANAMI |
| 第 1 著者 所属（和/英） | 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ Electroinformatics Group, Nanoelectronics Research Institute, AIST |
| 第 2 著者 氏名（和/英） | 日置 雅和 / Masakazu HIOKI |
| 第 2 著者 所属（和/英） | 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ Electroinformatics Group, Nanoelectronics Research Institute, AIST |
| 第 3 著者 氏名（和/英） | 松本 洋平 / Yohei MATSUMOTO |
| 第 3 著者 所属（和/英） | 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ Electroinformatics Group, Nanoelectronics Research Institute, AIST |
| 第 4 著者 氏名（和/英） | 堤 利幸 / Toshiyuki TSUTSUMI |
| 第 4 著者 所属（和/英） | 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ:明治大学理工学部情報科学科 Electroinformatics Group, Nanoelectronics Research Institute, AIST:Meiji University |
| 第 5 著者 氏名（和/英） | 中川 格 / Tadashi NAKAGAWA |
| 第 5 著者 所属（和/英） | 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ Electroinformatics Group, Nanoelectronics Research Institute, AIST |
| 第 6 著者 氏名（和/英） | 関川 敏弘 / Toshihiro SEKIGAWA |
| 第 6 著者 所属（和/英） | 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ Electroinformatics Group, Nanoelectronics Research Institute, AIST |
| 第 7 著者 氏名（和/英） | 小池 汎平 / Hanpei KOIKE |
| 第 7 著者 所属（和/英） | 産業技術総合研究所エレクトロニクス研究部門エレクトロインフォマティクスグループ Electroinformatics Group, Nanoelectronics Research Institute, AIST |
| 発表年月日 | 2006-01-18 |
| 資料番号 | VLD2005-97,CPSY2005-53,RECONF2005-86 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 518 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |