| 講演名 | 2006-01-19 GaN系FETにおける緩やかな電流応答と電流コラプスの解析(化合物半導体IC及び超高速・超高周波デバイス) 高柳 大樹, 板垣 圭一, 仲野 博之, 堀尾 和重, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 半絶縁バッファ層中の深いドナーと深いアクセプタを考慮したGaN MESFETの2次元過渡解析を行い, その結果より模擬的なパルスI-V特性を求めた.得られたパルスI-V特性の電流値は定常状態のそれよりかなり低くなり, いわゆる電流コラプスがバッファ層内トラップの影響により生じうることが示された.電流コラプスはバッファ層内のアクセプタ濃度が高い程, またオフ状態のドレイン電圧が高い程顕著となった.バッファ層中のトラッピング効果はAlGaN/GaN HEMTにおけるアンドープGaN層中のそれと同様と思われる.GaN系FETにおける電流コラプスを軽減するには半絶縁性GaN層中のアクセプタ濃度を低くすべきことが示唆された. |
| 抄録(英) | Two-dimensional transient analyses of GaN MESFETs are performed in which a deep donor and a deep acceptor in a semi-insulating buffer layer are considered. Quasi-pulsed I-V curves are derived from the transient characteristics. It is shown that the drain currents in the pulsed I-V curves become rather lower than those in the steady state, indicating that the current collapse could occur due to the slow response of deep traps in the buffer layer. The current collapse is shown to be more pronounced when the deep-acceptor density in the buffer layer is higher and when an off-state drain voltage is higher, because the trapping effects are more pronounced. The buffer trapping effects may be similar to trapping effects in an undoped GaN layer of AlGaN/GaN HEMTs. It is suggested that to minimize current collapse in GaN-based FETs, an acceptor density in a semi-insulating GaN layer should be made low. |
| キーワード(和) | GaN / FET / トラップ / 電流コラプス / ドレインラグ / 2次元過渡解析 |
| キーワード(英) | GaN / FET / trap / current collapse / drain lag / two-dimensional transient analysis |
| 資料番号 | ED2005-199,MW2005-153 |
| 発行日 |
| 研究会情報 | |
| 研究会 | MW |
|---|---|
| 開催期間 | 2006/1/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Microwaves (MW) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | GaN系FETにおける緩やかな電流応答と電流コラプスの解析(化合物半導体IC及び超高速・超高周波デバイス) |
| サブタイトル（和） | |
| タイトル（英） | Analysis of Slow Current Transients and Current Collapse in GaN FETs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | GaN / GaN |
| キーワード(2)（和/英） | FET / FET |
| キーワード(3)（和/英） | トラップ / trap |
| キーワード(4)（和/英） | 電流コラプス / current collapse |
| キーワード(5)（和/英） | ドレインラグ / drain lag |
| キーワード(6)（和/英） | 2次元過渡解析 / two-dimensional transient analysis |
| 第 1 著者 氏名（和/英） | 高柳 大樹 / Hiroki TAKAYANAGI |
| 第 1 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 第 2 著者 氏名（和/英） | 板垣 圭一 / Keiichi ITAGAKI |
| 第 2 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 第 3 著者 氏名（和/英） | 仲野 博之 / Hiroyuki NAKANO |
| 第 3 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 第 4 著者 氏名（和/英） | 堀尾 和重 / Kazushige Horio |
| 第 4 著者 所属（和/英） | 芝浦工業大学システム工学部 Faculty of Systems Engineering, Shibaura Institute of Technology |
| 発表年月日 | 2006-01-19 |
| 資料番号 | ED2005-199,MW2005-153 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 524 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |