| 講演名 | 2006-01-18 直接実行方式の提案(FPGAとその応用及び一般) 天野 英晴, 長谷川 揚平, 阿部 昌平, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | マルチコンテキスト型動的リコンフィギャラブルプロセッサ上でメディア処理を実行する場合, 実行時間が大きく並列性が高いタスクは, PE(Processing Element)アレイ上で, それ以外のタスクは混載されている組み込みCPU上で実行するのが普通である.しかし, 並列性の低い処理と高い処理の交代が頻繁になると, PEアレイと組み込みCPU間のデータ転送が頻繁になり, 性能悪化と電力の浪費の原因となる.そこで, 構成データメモリから構成データをPEアレイ上の一部のPEに送りつけ, そのまま実行する直接実行モードを提案する.効率の良い実行のため, 構成情報テンプレートを用いる方法, 構成データバス自体をリコンフィギャラブルにする方法も提案する.予備評価の結果, 構成データバス幅を2PE分にし, 構成データのマルチキャストを実行した場合, MIPS 150MHzの組み込みCPUにデータを転送して実行するのと同等程度の性能が確認できた. |
| 抄録(英) | Most of media processing consists of a sequence of multiple tasks. When it is executed on a dynamically reconfigurable processor, a heavy weight task with high degree of parallelism is selected and executed on the Processing Element (PE) array. Other light weight tasks with little processor are executed on the embedded processor so as not to waste the context memory. However, frequent data transfer between PE array and an embedded processor may degrade the performance and increase the consuming power. In order to solve the problem, the direct execution method in which a part of PEs execute configuration data transferred from the central configuration memory directly is proposed. In order to enhance the execution performance, the configuration template and the reconfigurable configuration mechanism are also proposed. Preliminarily evaluation demonstrates that the execution performance is comparable with a 2-way superscalar MIPS with 150MHz clock when the configuration data bus is stretched so as to configure two PEs simultaneously. |
| キーワード(和) | リコンフィギャラブルプロセッサ / DRP / 動的再構成 |
| キーワード(英) | Reconfigurable Processor / DRP / Dynamic Reconfiguration |
| 資料番号 | VLD2005-99,CPSY2005-55,RECONF2005-88 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2006/1/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 直接実行方式の提案(FPGAとその応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | The direct execution mode on dynamically reconfigurable processors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギャラブルプロセッサ / Reconfigurable Processor |
| キーワード(2)（和/英） | DRP / DRP |
| キーワード(3)（和/英） | 動的再構成 / Dynamic Reconfiguration |
| 第 1 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 1 著者 所属（和/英） | 慶應義塾大学理工学部 Dept. of ICS, Keio University |
| 第 2 著者 氏名（和/英） | 長谷川 揚平 / Yohei HASEGAWA |
| 第 2 著者 所属（和/英） | 慶應義塾大学理工学部 Dept. of ICS, Keio University |
| 第 3 著者 氏名（和/英） | 阿部 昌平 / Shohei ABE |
| 第 3 著者 所属（和/英） | 慶應義塾大学理工学部 Dept. of ICS, Keio University |
| 発表年月日 | 2006-01-18 |
| 資料番号 | VLD2005-99,CPSY2005-55,RECONF2005-88 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 514 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |