| 講演名 | 2006-01-26 多値・二値ハイブリッドコンテクストスイッチング信号を用いたマルチコンテクストFPGAのアーキテクチャ(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般) 中谷 好博, 張山 昌論, 亀山 充隆, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | マルチコンテクストFPGA(Field Programmable Gate Array)では, コンテクスト切り替えを高速に行うために, 複数のコンテクストを事前にチップ内に記憶する必要がある. そのため, コンフィグレーションメモリの容量が膨大となる. この問題を解決するために, 本稿では, 二つの技術を提案する. 一つ目は, 記憶と演算を一体化することで小面積を実現できる, FGMOS(Floating Gate MOS transistor)機能パスゲートである. 二つ目は, multi-context switch(MC-switch)の冗長性を削減できる, 多値・二値ハイブリッドコンテクストスイッチング信号である. これらの技術を用いることで従来に比べ, MC-switchに必要なトランジスタの数を約7%に減少できる. |
| 抄録(英) | Multi-context FPGAs have multiple memory bits per configuration bit forming configuration planes for fast switching between contexts. Large mount of memory causes significant overhead in are and power consumption. This paper presents two key technologies. The first is a floating-gate-MOS functional pass gate that merges storage and switching functions area-efficiently. The second is the use of a hybrid multiple-valued/binary context switching signal that eliminates redundancy of a conventional multi-context (MC) switch with high scalability. The transistor count of the proposed MC-switch is reduced to 7% in comparison with that of a SRAM-based one. |
| キーワード(和) | ダイナミックリコンフィグアラブルゲートアレイ / 多値論理 |
| キーワード(英) | Dynamic Reconfigurable Gate Array / FPGA / Multiple-valued logic |
| 資料番号 | ICD2005-211 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2006/1/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 多値・二値ハイブリッドコンテクストスイッチング信号を用いたマルチコンテクストFPGAのアーキテクチャ(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Architecture of Multi-Context FPGA Using a Hybrid Multiple-Valued/Binary Context Switching Signal |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ダイナミックリコンフィグアラブルゲートアレイ / Dynamic Reconfigurable Gate Array |
| キーワード(2)（和/英） | 多値論理 / FPGA |
| 第 1 著者 氏名（和/英） | 中谷 好博 / Yoshihiro NAKATANI |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 2 著者 氏名（和/英） | 張山 昌論 / Masanori HARIYAMA |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 3 著者 氏名（和/英） | 亀山 充隆 / Michitaka KAMEYAMA |
| 第 3 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 発表年月日 | 2006-01-26 |
| 資料番号 | ICD2005-211 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 569 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |