講演名 2002/6/24
完全自己整合型ダブルゲート poly-Si TFT
牧平 憲治, 中河 孝介, 浅野 種正,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 自己整合プロセスを用いて埋め込み型の下部ゲートを持つダブルゲートTFTを作製した。基板に石英を用い、下部ゲートマスクとし、裏面から露光を行うことで上部ゲートのフォトリソグラフィーを行った。この作製プロセスにより下部ゲート、素子分離、コンタクト、アルミ配線の4枚のフォトマスクでダブルゲートTFTを作製できた。ダブルゲート動作時においてシングルゲート動作時の約3倍の電流駆動力が得られた。活性層の薄膜化によっても電流駆動力が向上することがわかった。また、シングルゲート動作時に他方のゲートバイアスを変化させることでしきい値を制御できた。ダブルゲート動作によってしきい値の均一性が向上することがわかった。
抄録(英) Double-gate TFTs having a buried bottom-gate were fabricated using a new self-aligned process. The photolithography for the top-gate was performed using the bottom-gate as the photo-mask and by exposing from the backside of the quartz wafer. We have been able to fabricate perfectly self-aligned double-gate TFTs using 4 photo-masks; bottom-gate, field isolation, contact hole and metalization. Drain current of about 3-fold the drain current of single-gate operation was obtained by double-gate operation. Current drive was also increased by thinning TFT active layer. The threshold voltage for the single-gate operation was able to be varied by changing the bias of the other gate. Uniformity in threshold voltage was improved by double-gate operation.
キーワード(和) 多結晶シリコン / poly-Si TFT / ダブルゲート / 自己整合プロセス
キーワード(英) poly-Si / thin film transistor / double gate / self aligned technology
資料番号 ED2002-156
発行日

研究会情報
研究会 ED
開催期間 2002/6/24(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Electron Devices (ED)
本文の言語 ENG
タイトル(和) 完全自己整合型ダブルゲート poly-Si TFT
サブタイトル(和)
タイトル(英) Double-Gate Poly-Si Thin-Film Transistors Fabricated Using Self-Aligned Technology
サブタイトル(和)
キーワード(1)(和/英) 多結晶シリコン / poly-Si
キーワード(2)(和/英) poly-Si TFT / thin film transistor
キーワード(3)(和/英) ダブルゲート / double gate
キーワード(4)(和/英) 自己整合プロセス / self aligned technology
第 1 著者 氏名(和/英) 牧平 憲治 / Kenji MAKIHIRA
第 1 著者 所属(和/英) 九州工業大学マイクロ化総合技術センター
Center for Microelectronic Systems, Kyushu Institute of Technology
第 2 著者 氏名(和/英) 中河 孝介 / Kousuke NAKAGAWA
第 2 著者 所属(和/英) 九州工業大学マイクロ化総合技術センター
Center for Microelectronic Systems, Kyushu Institute of Technology
第 3 著者 氏名(和/英) 浅野 種正 / Tanemasa ASANO
第 3 著者 所属(和/英) 九州工業大学マイクロ化総合技術センター
Center for Microelectronic Systems, Kyushu Institute of Technology
発表年月日 2002/6/24
資料番号 ED2002-156
巻番号(vol) vol.102
号番号(no) 175
ページ範囲 pp.-
ページ数 4
発行日