| 講演名 | 2002/6/24 多結晶シリコン薄膜トランジスタの特性解析とシミュレーション 木村 睦, 井上 聡, 下田 達也, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 多結晶シリコン薄膜トランジスタ(poly-Si TFT)の特性解析とシミュレーションについて解説し,いくつかの応用を例示する.特性解析では,絶縁膜界面と結晶粒界のトラップ密度を抽出する手法を開発し,実際のトラップ密度を抽出し,劣化を解析する.デバイスシミュレーションでは,これらのトラップ準位を導入し,結晶粒界でのキャリア輸送をモデル化し,トランジスタ特性のトラップ準位に対する依存性を解析する。回路シミュレーションでは,数値モデルを開発し,実測または上述のデバイスシミュレーションによるトランジスタ特性を再現する. |
| 抄録(英) | Characterization and simulation of polycrystalline-silicon thin-film transistors (poly-Si TFTs) are explained with some examples of their applications. For characterization, a technique to extract trap densities at oxide interfaces and grain boundaries has been developed. Actual trap densities are extracted, and degradation is analyzed. For device simulation, these trap states are implemented and carrier transport through grain boundaries is modeled. Dependence of transistor characteristics on these trap states is analyzed. For circuit simulation, a numerical model has been developed to reproduce transistor characteristics using experiments or the device simulation mentioned above. |
| キーワード(和) | 多結晶シリコン / poly-Si / 薄膜トランジスタ / TFT / 特性解析 / シミュレーション |
| キーワード(英) | Polycrystalline-Silicon / poly-Si / Thin-Film Transistor / TFT / Characterization / Simulation |
| 資料番号 | ED2002-151 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2002/6/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 多結晶シリコン薄膜トランジスタの特性解析とシミュレーション |
| サブタイトル（和） | |
| タイトル（英） | Characterization and Simulation of Polycrystalline-Silicon Thin-Film Transistors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 多結晶シリコン / Polycrystalline-Silicon |
| キーワード(2)（和/英） | poly-Si / poly-Si |
| キーワード(3)（和/英） | 薄膜トランジスタ / Thin-Film Transistor |
| キーワード(4)（和/英） | TFT / TFT |
| キーワード(5)（和/英） | 特性解析 / Characterization |
| キーワード(6)（和/英） | シミュレーション / Simulation |
| 第 1 著者 氏名（和/英） | 木村 睦 / Mutsumi KIMURA |
| 第 1 著者 所属（和/英） | セイコーエプソン株式会社 テクノロジープラットフォーム研究所 Technology Platform Research Center, Seiko Epson Corporation |
| 第 2 著者 氏名（和/英） | 井上 聡 / Satoshi INOUE |
| 第 2 著者 所属（和/英） | セイコーエプソン株式会社 テクノロジープラットフォーム研究所 Technology Platform Research Center, Seiko Epson Corporation |
| 第 3 著者 氏名（和/英） | 下田 達也 / Tatsuya SHIMODA |
| 第 3 著者 所属（和/英） | セイコーエプソン株式会社 テクノロジープラットフォーム研究所 Technology Platform Research Center, Seiko Epson Corporation |
| 発表年月日 | 2002/6/24 |
| 資料番号 | ED2002-151 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 175 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |