講演名	2002/6/24 The C-R Method Used for Leff Extraction and Process Optimization in Nano N/P-MOSFET's Devices ,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)
抄録(英)	In this paper, a modified C-V method (C-R method) is adopted to improve the nano-MOSFET device performance by optimizing the S/D engineering. Using the C-R method (the Capacitance-Ratio method), more consistent and reasonable L_ can be extracted and the process bias (including L_ and L_) can be exactly measured for the N/PMOS devices with halo and Ge implant process. Comparing the I-V data, those parameters can be used to analysis device characteristics under various S/D engineering conditions, and then can be used to help optimizing the nano-MOSFET devices.
キーワード(和)
キーワード(英)	C-R method / effective channel length (L_) / nano-device / halo implant / short channel effect / 2-D effect / MSJZ model
資料番号	ED2002-136
発行日

研究会情報
研究会	ED
開催期間	2002/6/24(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	Electron Devices (ED)
本文の言語	ENG
タイトル（和）
サブタイトル（和）
タイトル（英）	The C-R Method Used for Leff Extraction and Process Optimization in Nano N/P-MOSFET's Devices
サブタイトル（和）
キーワード(1)（和/英）	/ C-R method
第 1 著者 氏名（和/英）	/ Heng-Sheng Huang
第 1 著者 所属（和/英）	Institute of Mechatronics Engineering, National Taipei University of Technology
発表年月日	2002/6/24
資料番号	ED2002-136
巻番号（vol）	vol.102
号番号（no）	175
ページ範囲	pp.-
ページ数	5
発行日