| 講演名 | 2002/6/24 DESIGN OF A NOVEL LOGARITHMIC AMPLIFIER WITH A TWO-STEP LINEAR LIMIITING TECHNIQUE , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | In this paper, we discuss a VLSI design of a Logarithmic Amplifier(LA) for wide range and high sensitivity radar system. In general, LA consists of an input stage, a logarithmic stage, and an output stage. In order to make a much wider dynamic region and a higher speed than the conventional LA, a new mixed type of series and parallel architecture, namely a modified parallel architecture is proposed in the logarithmic stage. Further, to decrease an input range error in the front of LA, a novel input stage is designed. It is fabricated on the basis of 0.5um standard CMOS technology. Effective chip area is 1310um x 1540um, and shows the power consumption of 90mW at 3.3V supply voltage. Through the simulation and measurements, it is verified that it shows the characteristics of 60dB dynamic range and 50ns falling time. |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | ED2002-120 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2002/6/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | DESIGN OF A NOVEL LOGARITHMIC AMPLIFIER WITH A TWO-STEP LINEAR LIMIITING TECHNIQUE |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | / Sooyeon Kim |
| 第 1 著者 所属（和/英） | Dept. of Semiconductor Science, Dongguk University |
| 発表年月日 | 2002/6/24 |
| 資料番号 | ED2002-120 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 175 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |