| 講演名 | 2002/6/24 FEOL Process for Sub-100nm DRAM , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | Key technologies in front end of line (FEOL) process of DRAM for sub-100nm node generation are reviewed. |
| キーワード(和) | |
| キーワード(英) | DRAM / shallow trench isolation / tungsten gate / cobalt silicide |
| 資料番号 | ED2002-116 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2002/6/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | FEOL Process for Sub-100nm DRAM |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / DRAM |
| 第 1 著者 氏名（和/英） | / Gyoyoung Jin |
| 第 1 著者 所属（和/英） | DRAM PA |
| 発表年月日 | 2002/6/24 |
| 資料番号 | ED2002-116 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 175 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |