| 講演名 | 2002/4/5 強誘電体デバイスに基づくロジックインメモリVLSIの構成 木村 啓明, 羽生 貴弘, 亀山 充隆, 藤森 敬和, 中村 孝, 高須 秀視, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では,強誘電体デバイスを用いて記憶機能のみならず演算機能を実現し,演算機能と記憶機能をデバイスレベルで一体化することにより、高並列演算システムをコンパクトに実現するロジックインメモリVLSIの構成法を提案する.強誘電体キャパジタの両端電極に2つの2値入力電圧を印加し,その電位差を用いて残留分極状態を設定することにより,強誘電体キャパシタを用いて論理演算を実行できる.本提案回路を用いることにより記憶素子の面積オーバーヘッドを大幅に削減できるため,応用例としてゲートレベルパイプラインVLSIを構成した場合,同等機能の2値CMOS実現と比較して高性能化が達成できる. |
| 抄録(英) | A ferroelectric-based logic-in-memory VLSI is proposed to implement a highly-parallel VLSI processor compactly. Since the state-transition scheme of remnant polarization in a ferroelectric capacitor is utilized to perform switching functions, the storage and switching function is merged into a ferroelectric capacitor. The use of a proposed circuit makes it possible to distribute a high-speed storage elements over logic-circuit plane with a small area overhead. As a typical example, a 250MHz 54×54-bit pipelined multiplier is demonstrated with 7.82mm^2 estimated area in a 0.6μm ferroelectric/CMOS technology. |
| キーワード(和) | 強誘電体キャパシタ / 機能パスゲート / パストランジスタネットワーク / 細粒度パイプラインシステム |
| キーワード(英) | Ferroelectric capacitor / functional pass-gate / pass-transistor network / fine-grain pipelined system |
| 資料番号 | ICD2002-9 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2002/4/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 強誘電体デバイスに基づくロジックインメモリVLSIの構成 |
| サブタイトル（和） | |
| タイトル（英） | Design of Ferroelectric-Based Logic-in-Memory VLSI |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 強誘電体キャパシタ / Ferroelectric capacitor |
| キーワード(2)（和/英） | 機能パスゲート / functional pass-gate |
| キーワード(3)（和/英） | パストランジスタネットワーク / pass-transistor network |
| キーワード(4)（和/英） | 細粒度パイプラインシステム / fine-grain pipelined system |
| 第 1 著者 氏名（和/英） | 木村 啓明 / Hiromitsu KIMURA |
| 第 1 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 2 著者 氏名（和/英） | 羽生 貴弘 / Takahiro HANYU |
| 第 2 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 3 著者 氏名（和/英） | 亀山 充隆 / Michitaka KAMEYAMA |
| 第 3 著者 所属（和/英） | 東北大学大学院情報科学研究科 Graduate School of Information Sciences, Tohoku University |
| 第 4 著者 氏名（和/英） | 藤森 敬和 / Yoshikazu FUJIMORI |
| 第 4 著者 所属（和/英） | ローム株式会社半導体デバイス研究開発部 Device Technology Div., Semiconductor R&D Headquarters, Rohm Co.,ltd. |
| 第 5 著者 氏名（和/英） | 中村 孝 / Takashi NAKAMURA |
| 第 5 著者 所属（和/英） | ローム株式会社半導体デバイス研究開発部 Device Technology Div., Semiconductor R&D Headquarters, Rohm Co.,ltd. |
| 第 6 著者 氏名（和/英） | 高須 秀視 / Hidemi TAKASU |
| 第 6 著者 所属（和/英） | ローム株式会社半導体デバイス研究開発部 Device Technology Div., Semiconductor R&D Headquarters, Rohm Co.,ltd. |
| 発表年月日 | 2002/4/5 |
| 資料番号 | ICD2002-9 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 3 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |