| 講演名 | 2005-12-01 実行可能スケジュール・資源割当のための極小生存期間重なり集合(VLSIの設計/検証/テスト及び一般(デザインガイア)) 金子 峰雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 多くの高位合成システムでは, 演算スケジュールの終了後に資源割り当てを行うため, 資源割り当て時に生存期間が全て確定しており, 衝突のない資源共有が容易に行われる.これに対して, 資源割り当てをスケジュールに先行させる, あるいは資源割り当てとスケジュールを同時進行的に最適化する合成手法においては, 資源割り当て時にデータや演算の生存期間が確定しておらず, 不用意な資源共有はスケジュール不能な解を生成してしまう.この論文では, スケジュール解の存在を保証する資源割り当てについて考察を行っている.ここではessential lifetime overlap (ELO)と呼ばれる不可避なlifetime overlapを定義・導入し, それらの極小集合であるMinELOが単一プロセッサスケジュール解から抽出できるとを明らかにした.実際の資源割り当てにあたっては, このMinELOだけに注意して資源共有を行うことで, スケジュール可能性を保証できる. |
| 抄録(英) | In many synthesis approaches, scheduling is completed before resource binding, and the lifetime of each of operations and data is firmly fixed when we start binding. So, the conflict-free resource sharing is easily guaranteed. Binding centric approaches and simultaneous scheduling and binding approaches such as 3D scheduling are alternative approaches to the high level synthesis regarding connectivity-related metrics. In those approaches, binding is often performed before completion of scheduling. Since a thoughtless binding often results in an infeasible solution, to identify and characterize a valid binding will be an important subtask. The objective of this paper is to identify and characterize the resource binding which guarantees schedulability. We introduce the concept of "essential lifetime overlap" which is an unaviodable lifetime overlap for a valid schedule. We also introduce the concept of "minimal set" of essential lifetime overlapping pairs (MinELO), and show that MinELO can be characterized by a single processor schedule. By only taking care of MinELO, a schedulable resource binding is always guaranteed. |
| キーワード(和) | 高位合成 / データパス合成 / スケジュール / 資源割当 / 演算順列 |
| キーワード(英) | High level synthesis / datapath synthesis / schedule / binding / operation sequence |
| 資料番号 | VLD2005-64,ICD2005-159,DC2005-41 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/11/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 実行可能スケジュール・資源割当のための極小生存期間重なり集合(VLSIの設計/検証/テスト及び一般(デザインガイア)) |
| サブタイトル（和） | |
| タイトル（英） | Minimal Set of Essential Lifetime Overlaps for Exploring 3D Schedule |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高位合成 / High level synthesis |
| キーワード(2)（和/英） | データパス合成 / datapath synthesis |
| キーワード(3)（和/英） | スケジュール / schedule |
| キーワード(4)（和/英） | 資源割当 / binding |
| キーワード(5)（和/英） | 演算順列 / operation sequence |
| 第 1 著者 氏名（和/英） | 金子 峰雄 / Mineo KANEKO |
| 第 1 著者 所属（和/英） | 北陸先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Japan Advanced Institute of Science and Technology |
| 発表年月日 | 2005-12-01 |
| 資料番号 | VLD2005-64,ICD2005-159,DC2005-41 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 442 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |