| 講演名 | 2005-11-30 bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア)) 渡邊 孝一, 今井 雅, 近藤 正章, 中村 宏, 南谷 崇, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | VLSIテクノロジの進歩に伴い、遅延変動が深刻となっている。2線2相非同期式回路はbit単位の遅延変動に強いが、1線式のものに比べて消費エネルギーが2倍以上になってしまう。ところが、演算回路領域では連続して入力されるデータの上位bitが殆んど遷移せず、演算結果に反映されない。本稿では2線2相非同期式回路の消費エネルギーを減らすための非遷移bit制御手法を提案する。シミュレーションにより得られた消費エネルギーと性能ペナルティを従来の2線2相非同期式回路と比較した結果、提案手法は2線2相非同期式回路の消費エネルギーと性能を大幅に改善したので報告する。 |
| 抄録(英) | As the VLSI technology advances, delay variations will become more serious. Delay insensitive asynchronous dual-rail circuits tolerate any delay variation, but its energy consumption is more than twice of the single-rail circuit. However, in functional units, a significant number of input bits may not change from the previous input. Thus, we propose a method called unflip-bits control. We evaluate the energy consumption and performance penalty for the method using simulators, and compare the method with conventional dual-rail circuit and a synchronous circuit. Our evaluation results reveal that the proposed unflip-bits control is quite effective method of reducing the energy consumption and performance penalty of the asynchronous dual-rail circuit. |
| キーワード(和) | 遅延変動 / 2線2相非同期式回路 / 演算回路領域 / 非遷移bit制御 |
| キーワード(英) | Delay Variation / Dual-rail Asynchronous Circuit / Functional Unit / Unflip-Bit Control |
| 資料番号 | VLD2005-60,ICD2005-155,DC2005-37 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア)) |
| サブタイトル（和） | |
| タイトル（英） | Design of High Performance and Low Power Arithmetic Circuits Considering Bit Delay Variation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 遅延変動 / Delay Variation |
| キーワード(2)（和/英） | 2線2相非同期式回路 / Dual-rail Asynchronous Circuit |
| キーワード(3)（和/英） | 演算回路領域 / Functional Unit |
| キーワード(4)（和/英） | 非遷移bit制御 / Unflip-Bit Control |
| 第 1 著者 氏名（和/英） | 渡邊 孝一 / Kouichi WATANABE |
| 第 1 著者 所属（和/英） | 東京大学先端科学技術研究センター Research Center for Advanced Science and Technology, The University of Tokyo |
| 第 2 著者 氏名（和/英） | 今井 雅 / Masashi IMAI |
| 第 2 著者 所属（和/英） | 東京大学先端科学技術研究センター Research Center for Advanced Science and Technology, The University of Tokyo |
| 第 3 著者 氏名（和/英） | 近藤 正章 / Masaaki KONDO |
| 第 3 著者 所属（和/英） | 東京大学先端科学技術研究センター Research Center for Advanced Science and Technology, The University of Tokyo |
| 第 4 著者 氏名（和/英） | 中村 宏 / Hiroshi NAKAMURA |
| 第 4 著者 所属（和/英） | 東京大学先端科学技術研究センター Research Center for Advanced Science and Technology, The University of Tokyo |
| 第 5 著者 氏名（和/英） | 南谷 崇 / Takashi NANYA |
| 第 5 著者 所属（和/英） | 東京大学先端科学技術研究センター Research Center for Advanced Science and Technology, The University of Tokyo |
| 発表年月日 | 2005-11-30 |
| 資料番号 | VLD2005-60,ICD2005-155,DC2005-37 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 441 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |