| 講演名 | 2005-11-30 レイアウトCADとDFM : 始まりと成熟(VLSIの設計/検証/テスト及び一般(デザインガイア)) 三橋 隆, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 報告者は(株)東芝において約三十年にわたってVLSIレイアウト設計の自動化、設計検証自動化などの研究開発業務に携わる機会を得た.現在は日本ケイデンスにおいてDFM (Design for Manufacturing)のためのCADの開発を進めている.本論文では、それらの開発での経験や、技術のライフサイクルやテーマの選択に関する私見を述べる. |
| 抄録(英) | The auther had an opportunity to be engaged in development of VLSI layout design automation, and automation of design verification, almost 30 years in Toshiba Corp. Now, the auther is involved in development of CAD for DFM (Design for Manufacturing) in Cadence Japan. This paper describes some experiences on those developments, and personal observations related to lifecyle of the technologies and experiences of the research theme selection that auther did. |
| キーワード(和) | VLSI設計 / 自動設計 / レイアウト設計 / 設計検証自動化 / 技術のライフサイクル |
| キーワード(英) | VLSI design / Design automation / Layout design / Design verification / Lifecycle of technologies |
| 資料番号 | VLD2005-54,ICD2005-149,DC2005-31 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2005/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | レイアウトCADとDFM : 始まりと成熟(VLSIの設計/検証/テスト及び一般(デザインガイア)) |
| サブタイトル（和） | |
| タイトル（英） | Layout CAD and DFM : Beginning and Maturity |
| サブタイトル（和） | |
| キーワード(1)（和/英） | VLSI設計 / VLSI design |
| キーワード(2)（和/英） | 自動設計 / Design automation |
| キーワード(3)（和/英） | レイアウト設計 / Layout design |
| キーワード(4)（和/英） | 設計検証自動化 / Design verification |
| キーワード(5)（和/英） | 技術のライフサイクル / Lifecycle of technologies |
| 第 1 著者 氏名（和/英） | 三橋 隆 / Takashi Mitsuhashi |
| 第 1 著者 所属（和/英） | 日本ケイデンス・デザイン・システムズ社DFM開発部 DFM R&D Japan, Cadence Design Systems |
| 発表年月日 | 2005-11-30 |
| 資料番号 | VLD2005-54,ICD2005-149,DC2005-31 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 441 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |