講演名 2005/11/12
シリコン神経回路網におけるスパイクニューロン回路の高精度同期 : 積分発火型ニューロンと減衰シナプス、STDP学習回路の回路実装(ニューロH/W)
廣瀬 哲也, / 浅井 哲也, / 雨宮 好仁,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 減衰シナプスを用いることで、ノイズ環境下でも高い精度で同期する神経ネットワークモデルが提案されている[4]。本稿では、これまで著者らが開発を行っていたシリコンニューロン回路[5]とアナログ減衰シナプス[6]を用いてリカレントネットワークを構成し、ニューロン回路間の同期精度について数値的に調べた。減衰シナプス回路を用いた場合、通常のシナプス回路を用いた場合と比べて、同期精度が大幅に向上することが分かった。また、外界のノイズに対してロバストな高精度同期ネットワークを構成するために、シンプルなアナログSTDP回路を新たに開発した。シミュレーションにより、提案回路が正しく動作することを確認した。
抄録(英) A neural network exhibiting precisely-timed synchronization under noisy environment with depressing synapses has been proposed in the literature [4]. In this report, we construct a recurrent neural network by using silicon neuron circuits [5] and depressing synapse circuits [6] that have already been developed by the authors, and examine that timing precision among silicon neurons by numerical simulations. Consequently, timing jitter among the neurons was significantly improved by depressing synapse circuits, as compared with non-depressed one. Moreover, a simple analog STDP circuit is designed for constructing a neural network that exhibits robust synchronization under noisy environment. We confirmed its desired operations by numerical simulations.
キーワード(和) 生体様LSI / 減衰シナプス / スパイクニューロンデバイス / リカレントニューラルネットワーク
キーワード(英) neuromophic VLSI / depressing synapse / spiking neurons / recurrent neural network / STDP
資料番号 NC2005-72
発行日

研究会情報
研究会 NC
開催期間 2005/11/12(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Neurocomputing (NC)
本文の言語 JPN
タイトル(和) シリコン神経回路網におけるスパイクニューロン回路の高精度同期 : 積分発火型ニューロンと減衰シナプス、STDP学習回路の回路実装(ニューロH/W)
サブタイトル(和)
タイトル(英) Precisely-timed synchronization among spiking neuron circuits on silicon neural networks : Analog implementation of integrate-and-fire neurons, depressing synapses, and STDP lerning units
サブタイトル(和)
キーワード(1)(和/英) 生体様LSI / neuromophic VLSI
キーワード(2)(和/英) 減衰シナプス / depressing synapse
キーワード(3)(和/英) スパイクニューロンデバイス / spiking neurons
キーワード(4)(和/英) リカレントニューラルネットワーク / recurrent neural network
第 1 著者 氏名(和/英) 廣瀬 哲也 / Tetsuya HIROSE
第 1 著者 所属(和/英) 北海道大学大学院情報科学研究科
Graduate School of Information Science and Technology, Hokkaido University
第 2 著者 氏名(和/英) / 浅井 哲也 / Alexandre SCHMID
第 2 著者 所属(和/英) / 北海道大学大学院情報科学研究科
Microelectronic Systems Laboratory, Swiss Federal Institute of Technology(EPFL)
第 3 著者 氏名(和/英) / 雨宮 好仁 / Tetsuya ASAI
第 3 著者 所属(和/英) / 北海道大学大学院情報科学研究科
Graduate School of Information Science and Technology, Hokkaido University
発表年月日 2005/11/12
資料番号 NC2005-72
巻番号(vol) vol.105
号番号(no) 419
ページ範囲 pp.-
ページ数 6
発行日