| 講演名 | 2005-11-30 リアルタイム組込みシステムの動的再構成可能プロセッサへの一実装方法の提案(アプリケーションI, デザインガイア-VLSI設計の新しい大地を考える研究会-) 中橋 亮, 木谷 友哉, 安本 慶一, 中田 明夫, 東野 輝夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年注目を集めている動的再構成可能プロセッサは, デバイス内部に回路の構成情報であるコンテキストを複数持ち, 動作中にコンテキストを切り替えることで, 回路の構成を動的に変更できるデバイスである.本稿では, リアルタイム組込みシステムを動的再構成可能プロセッサに実装するため, 与えられたシステムの動作仕様を分割し複数のコンテキストに割り当てる方法を提案する.複数コンテキストへの分割を行う際には, 分割後の仕様において, 元の仕様に指定された時間制約を論理的に満たし, かつ, コンテキスト切替の待ち時間の総和を最小化できることが望ましい.本問題はNP困難になるため, 実用時間で解を求めることが可能なヒューリスティックアルゴリズムを考案し, MPEG動画のデコーディングシステムに適用した結果を報告する. |
| 抄録(英) | The dynamically reconfigurable processor (DRP, hereafter) has multiple different circuit patterns called contexts which can dynamically be switched during execution. Recently, there are many research efforts to use DRP for reduction of circuit sizes, power consumption and so on. In this paper, we propose a method to divide a given specification of a real-time embedded system to multiple sub-specifications so that the sub-specifications are executed on multiple contexts of a DRP, respectively. Here, the time constraints in the original specification must be satisfied in the set of sub-specifications and the sum of waiting time at context switching must be minimized. This problem is NP-hard. In this paper, we developed a heuristic algorithm to solve this problem and applied our technique to a MPEG video decoding system. |
| キーワード(和) | リコンフィギュラブルプロセッサ / 動的再構成 / コンテキスト分割 / 時間制約 / ヒューリスティックアルゴリズム |
| キーワード(英) | reconfigurable processor / dynamic reconfigurable / multicontext partitioning / timing constraint / heuristic algorithm |
| 資料番号 | RECONF2005-58 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2005/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | リアルタイム組込みシステムの動的再構成可能プロセッサへの一実装方法の提案(アプリケーションI, デザインガイア-VLSI設計の新しい大地を考える研究会-) |
| サブタイトル（和） | |
| タイトル（英） | A New Design Method for Implementing Real-Time Embedded Systems on Dynamically Reconfigurable Processors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギュラブルプロセッサ / reconfigurable processor |
| キーワード(2)（和/英） | 動的再構成 / dynamic reconfigurable |
| キーワード(3)（和/英） | コンテキスト分割 / multicontext partitioning |
| キーワード(4)（和/英） | 時間制約 / timing constraint |
| キーワード(5)（和/英） | ヒューリスティックアルゴリズム / heuristic algorithm |
| 第 1 著者 氏名（和/英） | 中橋 亮 / Ryo NAKAHASHI |
| 第 1 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 2 著者 氏名（和/英） | 木谷 友哉 / Tomoya KITANI |
| 第 2 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 3 著者 氏名（和/英） | 安本 慶一 / Keiichi YASUMOTO |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 4 著者 氏名（和/英） | 中田 明夫 / Akio NAKATA |
| 第 4 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 5 著者 氏名（和/英） | 東野 輝夫 / Teruo HIGASHINO |
| 第 5 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 発表年月日 | 2005-11-30 |
| 資料番号 | RECONF2005-58 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 450 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |