| 講演名 | 2005-11-30 動的リコンフィギャラブルプロセッサDRP-1におけるアダプティブコンピューティング(アプリケーションI, デザインガイア-VLSI設計の新しい大地を考える研究会-) 阿部 昌平, 長谷川 揚平, 戸井 崇雄, 犬尾 武, 天野 英晴, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 廃熱やバッテリーによる供給電源などにより消費できるエネルギーにおいて制限が厳しいモバイル機器においては、効率的な計算資源の活用が求められる。この要求に応える手法の一つにAdaptive Computingがある。これは環境の変化に対して演算回路そのものを変化させる方法である。本稿では、動的リコンフィギャラブルデバイスであるNECエレクトロニクス社DRP(Dynamically Reconfigurable Processor)のプロトタイプチップDRP-1において本手法を適用した効果について、シミュレーションモデルを構築し調査を行った。対象となるアプリケーションとして、拘束長Kが3から7までのViterbi Decoderをコンフィギュレーションデータとして実装し、それを用いた。これらの拘束長の異なるViterbi Decoderを周囲の環境に合わせて選択し用いることで、スループットを4.71Mbpsから9.95Mbpsまで、またスループットを4.71Mbpsに固定し消費電力を428.93mWから1028.97mWまで変化させることが可能であることをシミュレーションモデルを用いて確認した。 |
| 抄録(英) | Adaptive computing is one of the power reduction technics to take full advantage of reconfigurable devices. The approach, for example in mobile phones which require long-lasting batteries, makes the device choose a suitable circuit image from ones with different power consumption and error correction, as signal-to-noise ratio changes. In this paper, We have implemented five viterbi decoders of which constraint length K ranges from 3 to 7, and built a simulation environment of wireless communication to research the effectiveness of the adaptive computing on the DRP-1, the first silicon implementation of Dynamically Reconfigurable Processor(DRP). We have confirmed that its throughput varies from 4.71 Mbps to 9.95 Mbps and its power consumption does from 428.93 mW to 1028.97mW on the fixed throughput rate 4.71 Mbps. |
| キーワード(和) | 動的リコンフィギャラブルシステム / アダプティブコンピューティング / ビタビデコーダ / 仮想ハードウェア |
| キーワード(英) | Dynamically Reconfigurable System / DRP / Adaptive Computing / Viterbi Decoder / Virtual Hardware |
| 資料番号 | RECONF2005-57 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2005/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的リコンフィギャラブルプロセッサDRP-1におけるアダプティブコンピューティング(アプリケーションI, デザインガイア-VLSI設計の新しい大地を考える研究会-) |
| サブタイトル（和） | |
| タイトル（英） | Adaptive Computling on the Dynamically Reconfigurable Processor DRP-1 |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的リコンフィギャラブルシステム / Dynamically Reconfigurable System |
| キーワード(2)（和/英） | アダプティブコンピューティング / DRP |
| キーワード(3)（和/英） | ビタビデコーダ / Adaptive Computing |
| キーワード(4)（和/英） | 仮想ハードウェア / Viterbi Decoder |
| 第 1 著者 氏名（和/英） | 阿部 昌平 / Shohei ABE |
| 第 1 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Information and Computer Science, Keio University |
| 第 2 著者 氏名（和/英） | 長谷川 揚平 / Yohei HASEGAWA |
| 第 2 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Information and Computer Science, Keio University |
| 第 3 著者 氏名（和/英） | 戸井 崇雄 / Takao TOI |
| 第 3 著者 所属（和/英） | NECシステムデバイス研究所 NEC System Devices Research Labs. |
| 第 4 著者 氏名（和/英） | 犬尾 武 / Takeshi INUO |
| 第 4 著者 所属（和/英） | NECシステムデバイス研究所 NEC System Devices Research Labs. |
| 第 5 著者 氏名（和/英） | 天野 英晴 / Hideharu AMANO |
| 第 5 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Department of Information and Computer Science, Keio University |
| 発表年月日 | 2005-11-30 |
| 資料番号 | RECONF2005-57 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 450 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |