| 講演名 | 2005-11-30 粒度可変構造を持つ再構成論理セルアーキテクチャの提案(アーキテクチャI, デザインガイア-VLSI設計の新しい大地を考える研究会-) 尼崎 太樹, 中山 英明, 濱邊 直人, 飯田 全広, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 従来のリコンフィギャラブル・ロジックデバイスに見られるアーキテクチャは, 論理セルで扱う演算素子, すなわち粒度(granularity)の違いにより, 細粒度方式と粗粒度方式の2種類に大別できる.これらのデバイスにアプリケーションを実装する場合, 処理の内容に応じて粗粒度処理に適したものと, 細粒度処理に適したものとが存在するため, 実装効率と速度を両立させることが難しい.そこで著者らは, 4ビットリップルキャリアダーを基本とし, これにコンフィグレーションメモリを追加することで, 加算器のゲート構造を利用して論理演算が可能な論理セルを提案する.これにより粗粒度方式の高速性, 細粒度方式の汎用性という両方の特徴を併せ持つ新しいアーキテクチャが実現可能となる.本稿では, 論理合成用のライブラリを用いて, 提案する論理セルの前評価を行った.その結果, 自身の持つゲート構造を利用することで, 十分な実装効率が期待できることを確認した.また, 算術演算時には, 4-LUTで構成した場合と比較してコンフィグレーションメモリビット数を約15%削減できることを確認した. |
| 抄録(英) | Reconfigurable logic devices are classified into the fine-grained approach and the coarse-grained approach by the granularity of its basic logic cell. Since there are suitable and unsuitable operations for these devices, it is difficult to always balance between the operation speed and the area efficiency in a application. To solve this problem, we propose a new logic cell architecture that based 4-bit ripple carry adder with configuration memory. It becomes possible to realize two features which are high-speed in coarse-grained cell and versatility in fine-grained cell. In this paper, we evaluated our logic cell by using the logic synthesis library. As a result, we found that our proposed cell has enough the area efficiency by its gate structure. Moreover, the number of configuration memory bits was reduced by about 15% than 4-LUT in arithmetic operations. |
| キーワード(和) | リコンフィギャラブル・ロジック / 粒度 |
| キーワード(英) | reconfigurable logic / granularity |
| 資料番号 | RECONF2005-53 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2005/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 粒度可変構造を持つ再構成論理セルアーキテクチャの提案(アーキテクチャI, デザインガイア-VLSI設計の新しい大地を考える研究会-) |
| サブタイトル（和） | |
| タイトル（英） | Variable Grain Logic Cell Architecture for Reconfigurable Device |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リコンフィギャラブル・ロジック / reconfigurable logic |
| キーワード(2)（和/英） | 粒度 / granularity |
| 第 1 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 中山 英明 / Hideaki NAKAYAMA |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 濱邊 直人 / Naoto HAMABE |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Science and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 4 著者 所属（和/英） | 熊本大学工学部数理情報システム工学科 The faculty of engineering, Kumamoto University |
| 第 5 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 5 著者 所属（和/英） | 熊本大学工学部数理情報システム工学科 The faculty of engineering, Kumamoto University |
| 発表年月日 | 2005-11-30 |
| 資料番号 | RECONF2005-53 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 450 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |