| 講演名 | 2005-12-01 Prefix graphにおける遅延時間の見積もり手法について(VLSIの設計/検証/テスト及び一般(デザインガイア)) 松永 多苗子, 松永 裕介, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | Prefix graphは、高速な加算器として知られているparallel prefix adderの構成を表現したもので、parallel prefix adderの特徴を比較するのに用いられる。本稿では、効果的なparallel prefix adder合成手法を探るための実験、および、結果の解析・考察を行う。まず、prefix graph上で定義した評価指標に基づいて加算器の概略構造を決め、それを出発点として論理合成をおこなうフローを仮定した上で、prefix graph上での評価指標と、実際に合成後に得られた回路の遅延時間の相関関係を評価した。その結果、高速化のためには論理合成における強力な最適化が有効であるが、その結果prefix graph上の指標との相関関係が非常に低くなることがわかった。相関が低くなる原因や、より効果的な合成を行なうためのフローについて考察する。 |
| 抄録(英) | Prefix graph is an abstract representation of a parallel prefix adder and used to compare characteristics of various types of parallel prefix adders. In this paper, several experiments have been done to study factors for effective synthesis of parallel prefix adders. Assume that our flow of adder synthesis consists of two phases, generation of seed circuits based on guidelines defined on prefix graphs, and logic synthesis to get delay optimized circuits. Then several experiments have been done to evaluate qualities of estimation. Experimental results show that powerful optimization is necessary for delay optimization, but it makes correlation between estimation on prefix graphs and maximum delay on synthesized circuits very low. Issues and better flow to synthesize faster adders are discussed. |
| キーワード(和) | 演算器合成 / 論理合成 / 遅延最適化 |
| キーワード(英) | arithmetic synthesis / parallel prefix adder / logic synthesis / delay optimization |
| 資料番号 | VLD2005-69,ICD2005-164,DC2005-46 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2005/11/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Prefix graphにおける遅延時間の見積もり手法について(VLSIの設計/検証/テスト及び一般(デザインガイア)) |
| サブタイトル（和） | |
| タイトル（英） | Consideration on Delay Estimation Methods for Prefix Graphs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 演算器合成 / arithmetic synthesis |
| キーワード(2)（和/英） | 論理合成 / parallel prefix adder |
| キーワード(3)（和/英） | 遅延最適化 / logic synthesis |
| 第 1 著者 氏名（和/英） | 松永 多苗子 / Taeko MATSUNAGA |
| 第 1 著者 所属（和/英） | 福岡県産業・科学技術振興財団福岡知的クラスター研究所 FLEETS |
| 第 2 著者 氏名（和/英） | 松永 裕介 / Yusuke MATSUNAGA |
| 第 2 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Kyushu University |
| 発表年月日 | 2005-12-01 |
| 資料番号 | VLD2005-69,ICD2005-164,DC2005-46 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 448 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |