| 講演名 | 2005-10-21 CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般) 宮下 大輔, 石黒 仁揮, 香西 昌平, 小林 弘幸, 間島 秀明, 阿川 謙一, 濱田 基嗣, |
|
|---|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
|
| 抄録(和) | CMOS LC-VCOの位相雑音を最小化する振幅制御回路を提案し、0.18-μm CMOSプロセスで設計、作製した。提案回路により、可変周波数範囲2.2GHz～2.8GHz、トランジスタの閾値電圧ばらつき±100mV、動作温度-35℃～85℃、電源電圧1.8V～3Vの全範囲で、100kHz離調位相雑音-90dBc/Hz以下を達成した。 | |
| 抄録(英) | An automatic amplitude control (AAC) circuit to minimize the phase noise of a LC-VCO is proposed and implemented by a 0.18-μm CMOS process. The phase noise lower than -90dBc/Hz at 100kHz offset is achieved over a wide tuning range (from 2.2GHz to 2.8GHz) under large process (ΔV_ | =±100mV), temperature (from -35℃ to 85℃), and power supply (from 1.8V to 3V) variations. |
| キーワード(和) | 位相雑音 / 振幅制御 / PVTばらつき | |
| キーワード(英) | RFCMOS / LC-VCO / Phase Noise / Automatic Amplitude Control / PVT variation | |
| 資料番号 | SIP2005-115,ICD2005-134,IE2005-79 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | SIP |
|---|---|
| 開催期間 | 2005/10/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Signal Processing (SIP) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Phase Noise Minimization of CMOS LC-VCOs over Wide Tuning Range and Large PVT Variations |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 位相雑音 / RFCMOS |
| キーワード(2)（和/英） | 振幅制御 / LC-VCO |
| キーワード(3)（和/英） | PVTばらつき / Phase Noise |
| 第 1 著者 氏名（和/英） | 宮下 大輔 / Daisuke MIYASHITA |
| 第 1 著者 所属（和/英） | 東芝SoC研究開発センター SoC Research and Development Center, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 石黒 仁揮 / Hiroki ISHIKURO |
| 第 2 著者 所属（和/英） | 東芝SoC研究開発センター SoC Research and Development Center, Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 香西 昌平 / Shouhei KOUSAI |
| 第 3 著者 所属（和/英） | 東芝SoC研究開発センター SoC Research and Development Center, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 小林 弘幸 / Hiroyuki KOBAYASHI |
| 第 4 著者 所属（和/英） | 東芝SoC研究開発センター SoC Research and Development Center, Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 間島 秀明 / Hideaki MAJIMA |
| 第 5 著者 所属（和/英） | 東芝SoC研究開発センター SoC Research and Development Center, Toshiba Corporation |
| 第 6 著者 氏名（和/英） | 阿川 謙一 / Kenichi AGAWA |
| 第 6 著者 所属（和/英） | 東芝SoC研究開発センター SoC Research and Development Center, Toshiba Corporation |
| 第 7 著者 氏名（和/英） | 濱田 基嗣 / Mototsugu HAMADA |
| 第 7 著者 所属（和/英） | 東芝SoC研究開発センター SoC Research and Development Center, Toshiba Corporation |
| 発表年月日 | 2005-10-21 |
| 資料番号 | SIP2005-115,ICD2005-134,IE2005-79 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 350 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |