| 講演名 | 2005/9/29 多層Si/SiGe構造におけるSiGe層横方向選択エッチングと多層SOI構造の形成(プロセスクリーン化と新プロセス技術) 仲西 知之, 高橋 博, 矢橋 健一, 大見 俊一郎, 酒井 徹志, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本研究では、多層SOI基板の作製を目的として、Si/Si_<0.7>Ge_<0.3>/Si/Si_<0.7>Ge_<0.3>/Si(100)多層構造において、フッ硝酸によるSiGe層の横方向選択エッチングに関する検討を行った。p型Si(100)基板上にSi(70nm)/Si_<0.7>Ge_<0.3>(15nm)/Si(70nm)/Si_<0.7>Ge_<0.3>(15nm)/Si(150nm)多層構造をCVD法によりエピタキシャル成長した後、ステッパによるパターニング及びドライエッチングによるトレンチ形成を行った。その後、フッ硝酸によりSiGe層の選択エッチングを行った結果、下層のSiGe層に対して上層のSiGe層のエッチングレートが遅いことが分かった。 |
| 抄録(英) | Selective etching of SiGe layers for Si/Si_<0.7>Ge_<0.3>/Si/Si_<0.7>Ge_<0.3>/Si(100) multi layers was investigated for multi SOI layers formations. Si(70nm)/Si_<0.7>Ge_<0.3>(15nm)/Si(70nm)/Si_<0.7>Ge_<0.3>(15nm)/Si(150nm) multi layers were grown on p-Si(100) substrate by LP-CVD. After the patterning and trench formations, SiGe layers were selectively etched by the etchant of HF(50%):HNO_3(61%):H_2O. It was found that etching rate of the upper SiGe layer is slower than that of the lower SiGe layer. |
| キーワード(和) | 多層SOI / Si/SiGe多層構造 / 選択エッチング / バックゲート |
| キーワード(英) | multi SOI layers / Si/SiGe multi layers / selective etching / backgate |
| 資料番号 | SDM2005-175 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2005/9/29(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 多層Si/SiGe構造におけるSiGe層横方向選択エッチングと多層SOI構造の形成(プロセスクリーン化と新プロセス技術) |
| サブタイトル（和） | |
| タイトル（英） | Fabrication of Multi SOI Layers by Selective Etching of SiGe in Multi Si/SiGe Layers and its Application to Multi SOI Layers Formations |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 多層SOI / multi SOI layers |
| キーワード(2)（和/英） | Si/SiGe多層構造 / Si/SiGe multi layers |
| キーワード(3)（和/英） | 選択エッチング / selective etching |
| キーワード(4)（和/英） | バックゲート / backgate |
| 第 1 著者 氏名（和/英） | 仲西 知之 / Tomoyuki NAKANISHI |
| 第 1 著者 所属（和/英） | 東京工業大学大学院総合理工学研究科物理電子システム創造専攻 Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Tecnology |
| 第 2 著者 氏名（和/英） | 高橋 博 / Hiroshi TAKAHASHI |
| 第 2 著者 所属（和/英） | 東京工業大学大学院総合理工学研究科物理電子システム創造専攻 Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Tecnology |
| 第 3 著者 氏名（和/英） | 矢橋 健一 / Kenichi YAHASHI |
| 第 3 著者 所属（和/英） | 東京工業大学大学院総合理工学研究科物理電子システム創造専攻 Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Tecnology |
| 第 4 著者 氏名（和/英） | 大見 俊一郎 / Shunichiro OHMI |
| 第 4 著者 所属（和/英） | 東京工業大学大学院総合理工学研究科物理電子システム創造専攻 Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Tecnology |
| 第 5 著者 氏名（和/英） | 酒井 徹志 / Tetsushi SAKAI |
| 第 5 著者 所属（和/英） | 東京工業大学大学院総合理工学研究科物理電子システム創造専攻 Interdisciplinary Graduate School of Science and Engineering, Tokyo Institute of Tecnology |
| 発表年月日 | 2005/9/29 |
| 資料番号 | SDM2005-175 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 317 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |