講演名 | 2005-10-21 ハードウエア動作モデルからの電力・性能推定に関する一検討(プロセッサ, DSP, 画像処理技術及び一般) 井上 典之, 押川 克寛, 泉 知論, 福井 正博, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | システムの大規模化により, 設計の早い段階で電力を推定して, 設計戦略を立てることが重要となっている.そのためには, より抽象度の高いレベルでの電力解析の方法が求められている.本稿では, ハードウエア動作モデルからの電力推定を考える.その際, スピードとのトレードオフで考える必要があるが, 著者らは, いくつかの条件に対して, トレードオフ解析のための推定データを求める方法について検討し, 簡単な実験を行ったので報告する. |
抄録(英) | Due to rapid growth of the scale of systems, it becomes a very important task to plan the design strategy based on the power estimation in the early design stage. Power analysis in higher abstraction level is required. Based on a control data flow graph, the authors have developed a structured tradeoff model of power and speed of a given function and a method to obtain the model. This paper gives a fundamental evaluation through a prototype system and discusses its usefulness and future works. |
キーワード(和) | 高位合成 / 高位推定 / 電力推定 / トレードオフ解析 |
キーワード(英) | high-level synthesis / high-level estimation / power estimation / tradeoff analysis |
資料番号 | SIP2005-126,ICD2005-145,IE2005-90 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2005/10/14(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | ハードウエア動作モデルからの電力・性能推定に関する一検討(プロセッサ, DSP, 画像処理技術及び一般) |
サブタイトル(和) | |
タイトル(英) | A study for power and speed tradeoff estimation from behavioral hardware model |
サブタイトル(和) | |
キーワード(1)(和/英) | 高位合成 / high-level synthesis |
キーワード(2)(和/英) | 高位推定 / high-level estimation |
キーワード(3)(和/英) | 電力推定 / power estimation |
キーワード(4)(和/英) | トレードオフ解析 / tradeoff analysis |
第 1 著者 氏名(和/英) | 井上 典之 / Noriyuki Inoue |
第 1 著者 所属(和/英) | 立命館大学大学院理工学研究科情報システム学専攻 Department of Information Science and Systems Engineering, Ritsumeikan University |
第 2 著者 氏名(和/英) | 押川 克寛 / Katsuhiro Oshikawa |
第 2 著者 所属(和/英) | 立命館大学大学院理工学研究科情報システム学専攻 Department of Information Science and Systems Engineering, Ritsumeikan University |
第 3 著者 氏名(和/英) | 泉 知論 / Tomonori Izumi |
第 3 著者 所属(和/英) | 立命館大学理工学部電子情報デザイン学科 Department of VLSI System Design, Ritsumeikan University |
第 4 著者 氏名(和/英) | 福井 正博 / Masahiro Fukui |
第 4 著者 所属(和/英) | 立命館大学理工学部電子情報デザイン学科 Department of VLSI System Design, Ritsumeikan University |
発表年月日 | 2005-10-21 |
資料番号 | SIP2005-126,ICD2005-145,IE2005-90 |
巻番号(vol) | vol.105 |
号番号(no) | 352 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |