| 講演名 | 2002/6/26 微細CMOS技術におけるチャネルエンジニアリングの重要性とひずみSOI MOSFETのインパクト 高木 信一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 極薄膜ゲート絶縁膜をもつ微細MOSFETでは、MOS反転層容量と有限の値のSiバンドベンディングの影響の結果、低電圧での動作が極めて難しくなる。この問題を克服するには、チャネル中のキャリア速度を高めることを可能にする高移動度チャネルの導入が必要となる。Siテクノロジーにマッチする高移動度チャネルとして、現在、ひずみSiやSiGeチャネルが興味を持たれている。我々は、更に進んだ素子構造として、これらのチャネルとSOI構造を組み合わせたひずみSOI(Si-on-Insulator)及びひずみSGOI(SiGe-on-Insulator)MOSFETを提案し、その高駆動力性を実証してきた。本講演では、これらの素子のデバイス構造・利点・電気特性などを、ひずみSi素子の現状と合わせて述べると共に、ひずみSOI素子実現のキーとなる基板作成技術についても触れる。 |
| 抄録(英) | The influence of Si band bending due to inversion-layer capacitance prevents MOSFETs with ultra-thin gate oxides from operating at low supply voltage with keeping high current drive. Thus, the enhancement of inversion-layer mobility, which leads to high carrier velocity, becomes more important in scaled CMOS from both viewpoints of higher performance and lower power consumption. Strained-Si and/or SiGe-channel MOSFETs are promising device structures for this purpose. Recently, we have proposed more advanced device structures using strained-Si and strained-SiGe channels, strained-Si-on-Insulator and strained-SiGe-on-Insulator (strained-SOI and strained-SGOI) MOSFET. The device structure and the electrical characteristics of these MOSFETs are presented, with emphasis on the effects of strain on channel mobility. |
| キーワード(和) | CMOS / 移動度 / 反転層容量 / ひずみ / SiGe / SOI / 完全空乏型 |
| キーワード(英) | CMOS / mobility / inversion-layer capacitance / strain / SiGe / SOI / fully-depleted |
| 資料番号 | SDM2002-132 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2002/6/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 微細CMOS技術におけるチャネルエンジニアリングの重要性とひずみSOI MOSFETのインパクト |
| サブタイトル（和） | |
| タイトル（英） | Importance of Channel Structure Engineering and Impact of Strained-SOI MOSFETs on Advanced CMOS technologies |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CMOS / CMOS |
| キーワード(2)（和/英） | 移動度 / mobility |
| キーワード(3)（和/英） | 反転層容量 / inversion-layer capacitance |
| キーワード(4)（和/英） | ひずみ / strain |
| キーワード(5)（和/英） | SiGe / SiGe |
| キーワード(6)（和/英） | SOI / SOI |
| キーワード(7)（和/英） | 完全空乏型 / fully-depleted |
| 第 1 著者 氏名（和/英） | 高木 信一 / Shin-ichi TAKAGI |
| 第 1 著者 所属（和/英） | 半導体MIRAIプロジェクト超先端電子技術開発機構(ASET):東芝研究開発センターLSI基盤技術ラボラトリー MIRAI Project, ASET:Advanced LSI Technology Laboratory, Toshiba |
| 発表年月日 | 2002/6/26 |
| 資料番号 | SDM2002-132 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 180 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |