| 講演名 | 2002/6/26 ヘキサゴナル二分決定グラフ量子回路方式による高密度III-V族化合物半導体量子集積回路 葛西 誠也, 湯元 美樹, 村中 司, 福士 哲夫, 長谷川 英機, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | AlGaAs/GaAsヘキサゴナルナノ細線ネットワーク構造をショットキーラップゲート(WPG)で制御して実装する新しいヘキサゴナル二分決定グラフ(BDD)量子回路方式による集積回路技術について述べる.量子BDD節点デバイスをwPG制御量子細線(QWR)および単電子(SE)スイッチを用いて実現した.これを集積化してANDなどの基本論理回路を試作し,低温での量子輸送モードおよび室温における多数電子動作モード両方において正しい論理動作を確認した.電力・遅延時間積は,QWR形で10^<-18>J, SE形で10^<-22>Jと見積もられた.また,ナノ細線の交差なく任意ビットのBDD加算器を設計するとともに,AlGaAs/GaAsエッチングヘキサゴナルナノ細線ネットワーク構造を用いて全加算器を試作し,集積密度25 x 10^7cm^<-2>を達成した. |
| 抄録(英) | Feasibility of a novel hexagonal binary decision diagram (BDD) quantum circuit approach based on Schottky wrap gate (WPG) control of AlGaAs/GaAs hexagonal nanowire network has been demonstrated through design and fabrication of fundamental logic functions and full adders. Quantum BDD node devices were designed and realized utilizing WPG-controlled quantum wire (QWR) and single electron (SE) switches. BDD basic logic elements including AND were fabricated by integrating the WPG BDD node devices and they operated correctly through either quantum transport at low temperature or many electron classical transport at room temperature. Power-delay products for QWR and SE-type devices were estimated 10^<-17> J and 10^<-22> J, respectively. A hexagonal BDD full adder for arbitrary bits on a hexagonal network without nanowire crossover was successfully designed. QWR-based BOD full adders were fabricated on the AlGaAs/GaAs etched hexagonal nanowire network with node density of 2.5 x 10^7 cm^<-2>. The obtained results indicated the capability of the present approach for large scale quantum device integration. |
| キーワード(和) | 二分決定グラフ(BDD) / ショットキーラップゲート(WPG) / 量子細線 / 単電子 / 集積回路 |
| キーワード(英) | binary decision diagram (BDD) / Schottky wrap gate / quantum wire / single electron / integrated circuit |
| 資料番号 | SDM2002-125 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2002/6/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | ヘキサゴナル二分決定グラフ量子回路方式による高密度III-V族化合物半導体量子集積回路 |
| サブタイトル（和） | |
| タイトル（英） | Realization of High-Density III-V Quantum Integrated Circuits by A Hexagonal Binary Decision Diagram Quantum Circuit Approach |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 二分決定グラフ(BDD) / binary decision diagram (BDD) |
| キーワード(2)（和/英） | ショットキーラップゲート(WPG) / Schottky wrap gate |
| キーワード(3)（和/英） | 量子細線 / quantum wire |
| キーワード(4)（和/英） | 単電子 / single electron |
| キーワード(5)（和/英） | 集積回路 / integrated circuit |
| 第 1 著者 氏名（和/英） | 葛西 誠也 / Seiya KASAI |
| 第 1 著者 所属（和/英） | 北海道大学量子集積エレクトロニクス研究センターおよび工学研究科電子情報工学専攻 Research Center for Integrated Quantum Electronics and Graduate School of Electronics and Information Engineering, Hokkaido University |
| 第 2 著者 氏名（和/英） | 湯元 美樹 / Miki YUMOTO |
| 第 2 著者 所属（和/英） | 北海道大学量子集積エレクトロニクス研究センターおよび工学研究科電子情報工学専攻 Research Center for Integrated Quantum Electronics and Graduate School of Electronics and Information Engineering, Hokkaido University |
| 第 3 著者 氏名（和/英） | 村中 司 / Tsutomu MURANAKA |
| 第 3 著者 所属（和/英） | 北海道大学量子集積エレクトロニクス研究センターおよび工学研究科電子情報工学専攻 Research Center for Integrated Quantum Electronics and Graduate School of Electronics and Information Engineering, Hokkaido University |
| 第 4 著者 氏名（和/英） | 福士 哲夫 / Tetsuo FUKUSHI |
| 第 4 著者 所属（和/英） | 北海道大学量子集積エレクトロニクス研究センターおよび工学研究科電子情報工学専攻 Research Center for Integrated Quantum Electronics and Graduate School of Electronics and Information Engineering, Hokkaido University |
| 第 5 著者 氏名（和/英） | 長谷川 英機 / Hideki HASEGAWA |
| 第 5 著者 所属（和/英） | 北海道大学量子集積エレクトロニクス研究センターおよび工学研究科電子情報工学専攻 Research Center for Integrated Quantum Electronics and Graduate School of Electronics and Information Engineering, Hokkaido University |
| 発表年月日 | 2002/6/26 |
| 資料番号 | SDM2002-125 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 180 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |