| 講演名 | 2002/7/11 フォトニックパケットスイッチにおけるパケット間空き領域の低減を考慮したスケジューリングアルゴリズム 山口 貴詩, 馬場 健一, 村田 正幸, 北山 研一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では、WDM-FDLバッファを用いた可変長パケットを取り扱うことのできる2つのフォトニックパケットスイッチの性能比較評価を行う。すなわち、スイッチ内のすべての出力線にスイッチングされるパケットを1つのFDLバッファで共有して蓄積する共有バッファ型、および各出力ポートごとに設けられたそれぞれのFDLバッファに蓄積する出力バッファ型のフォトニックパケットスイッチを対象とする。それら2つのアーキテクチャに対してパケットスケジューリングアルゴリズムを適用してシミュレーションを行い、コストの観点からアーキテクチャの性能比較を行った。その結果、それぞれのアーキテクチャの特性、および有効性を示すパラメータ領域が存在することを明らかにし、共有バッファ型スイッチについては、負荷が高い場合パケット間の空き領域がスイッチの性能を大きく低下させることが分かった。また、本稿ではパケット間空き領域低減手法を提案し、この手法によって高負荷時においても出力バッファ型スイッチを上回る性能を示すことを明らかにした。 |
| 抄録(英) | In this paper, we comparatively evaluate two photonic packet switch architectures with WDM-FDL buffers for synchronized variable length packets. The first one is an output buffer type switch, which stores packets in the FDL buffer attached to each output port. Another is a shared buffer type switch, which stores packets in the shared FDL buffer. The performance of a switch is greatly influenced by its architecture and the packet scheduling algorithm. We compare the performance of these two packet switches by applying different packet scheduling algorithms. Through simulation experiments, we show that each architecture has a parameter region for achieving a better performance. For the shared buffer type switch, we found that void space introduces unacceptable performance degradation when the traffic load is high. Accordingly, we propose a void space reduction method. Our simulation results show that our proposed method enables to the shared buffer type switch to outperform the output buffer type switch even under high traffic load conditions. |
| キーワード(和) | WDM / フォトニックパケットスイッチ / FDLバッファ / 可変長パケット / パケットスケジューリングアルゴリズム |
| キーワード(英) | WDM / Photonic Packet Switch / FDL Buffer / Variable Length Size Packet / Packet Scheduling Algorithm |
| 資料番号 | IN2002-35 |
| 発行日 |
| 研究会情報 | |
| 研究会 | IN |
|---|---|
| 開催期間 | 2002/7/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Information Networks (IN) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | フォトニックパケットスイッチにおけるパケット間空き領域の低減を考慮したスケジューリングアルゴリズム |
| サブタイトル（和） | |
| タイトル（英） | Scheduling Algorithm with Void Space Reduction in Photonic Packet Switch |
| サブタイトル（和） | |
| キーワード(1)（和/英） | WDM / WDM |
| キーワード(2)（和/英） | フォトニックパケットスイッチ / Photonic Packet Switch |
| キーワード(3)（和/英） | FDLバッファ / FDL Buffer |
| キーワード(4)（和/英） | 可変長パケット / Variable Length Size Packet |
| キーワード(5)（和/英） | パケットスケジューリングアルゴリズム / Packet Scheduling Algorithm |
| 第 1 著者 氏名（和/英） | 山口 貴詩 / Takashi Yamaguchi |
| 第 1 著者 所属（和/英） | 大阪大学大学院基礎工学研究科 Graduate School of Engineering Science, Osaka University |
| 第 2 著者 氏名（和/英） | 馬場 健一 / Ken-ichi Baba |
| 第 2 著者 所属（和/英） | 大阪大学サイバーメディアセンター Cybermedia Center, Osaka University |
| 第 3 著者 氏名（和/英） | 村田 正幸 / Masayuki Murata |
| 第 3 著者 所属（和/英） | 大阪大学サイバーメディアセンター Cybermedia Center, Osaka University |
| 第 4 著者 氏名（和/英） | 北山 研一 / Ken-ichi Kitayama |
| 第 4 著者 所属（和/英） | 大阪大学大学院工学研究科 Graduate School of Engineering, Osaka University |
| 発表年月日 | 2002/7/11 |
| 資料番号 | IN2002-35 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 213 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |