| 講演名 | 2002/8/15 Dependable Pipelining : マルチGHz時代のマイクロアーキテクチャ 松尾 烈, 藤川 卓也, 目次 勝彦, 村上 和彰, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 微細加工技術の進歩に伴い,回路遅延における配線遅延の支配化問題が浮上してきている.そこで,本稿では配線遅延の支配化問題を考慮した次世代マイクロアーキテクチャのひとつとして,Dependable Pipeliningというパイプライン設計手法を提案した.本手法では,パイプライン段数を深くすることなくクロック・サイクル時間を小さくすることができ,その結果,高いスループットでレイテンシを短く抑えることができる.Dependable Pipeliningの有効性を評価するために,パフォーマンス・モデリングを行い,加えて,Carry Look-ahead Adderにおける入力データに依存した遅延時間の分布を調べることにより,パイプラインのEXステージにおいては本手法が有効であるという可能性を見出すことができた. |
| 抄録(英) | The problem that the dominant factor determining the circuit delay is moving from the switching delay of transistors to the signal propagation delay on wires will come up. In this paper, as one of such future microarchitectures, we propose a pipeline design methodology, called Dependable Pipelining, which allows us to reduce the clock cycle time without increasing the pipeline depth, and therefore, to decrease the pipeline latency without compromising the pipeline throughput. In order to evaluate the performance of the dependable pipelined processor, we make a performance model. In addition, we explored the distribution of the delay time at the 32-bit Carry Look-ahead Adder. As a result, the effectiveness of the Dependable Pipelining could be found in an EX stage. |
| キーワード(和) | Dependable Pipehning / パフォーマンス・モデリング / Carry Look-ahead Adder |
| キーワード(英) | Dependable Pipelining / Performance Modeling / Carry Look-ahead Adder |
| 資料番号 | DC2002-20 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2002/8/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Dependable Pipelining : マルチGHz時代のマイクロアーキテクチャ |
| サブタイトル（和） | |
| タイトル（英） | Dependable Pipelining : Microarchitecture for the Multi-GHz Generation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Dependable Pipehning / Dependable Pipelining |
| キーワード(2)（和/英） | パフォーマンス・モデリング / Performance Modeling |
| キーワード(3)（和/英） | Carry Look-ahead Adder / Carry Look-ahead Adder |
| 第 1 著者 氏名（和/英） | 松尾 烈 / Tsuyoshi MATSUO |
| 第 1 著者 所属（和/英） | 九州大学大学院システム情報科学府 Department of Informatics, Kyushu University |
| 第 2 著者 氏名（和/英） | 藤川 卓也 / Takuya FUJIKAWA |
| 第 2 著者 所属（和/英） | 九州大学工学部電気情報工学科 Department of Electrical Engineering & Computer Science, Kyushu University |
| 第 3 著者 氏名（和/英） | 目次 勝彦 / Katsuhiko METSUGI |
| 第 3 著者 所属（和/英） | 九州大学大学院システム情報科学府 Department of Informatics, Kyushu University |
| 第 4 著者 氏名（和/英） | 村上 和彰 / Kazuaki MURAKAMI |
| 第 4 著者 所属（和/英） | 九州大学大学院システム情報科学研究院 Division of Informatics, Kyushu University |
| 発表年月日 | 2002/8/15 |
| 資料番号 | DC2002-20 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 262 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |