| 講演名 | 2005-09-15 PELOC : 動的再構成FPGA用自動配置配線ツール : フレキシブルプロセッサへの応用(設計手法とシステムソフトウェア) 宮本 直人, 大川 猛, ヤマック アミール, アシュファクザマン カーン, 岩間 大介, 関東 弘明, 小谷 光司, 須川 成利, 大見 忠弘, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 我々の研究グループでは動的再構成FPGA用の自動配置配線ツール(PELOC : Processing Element Locator)を開発し、Visual C++を用いてGUI上に実装した。PELOCは、普通のFPGAの自動配置配線機能に加えて、動的再構成FPGA用に本研究独自の時間的回路分割機能と、時分割された回路間の通信機能をサポートする。実際に我々の研究グループで設計した省回路構成情報量マルチコンテクストFPGA(フレキシブルプロセッサ)にPELOCを適用した結果、シングルコンテクストには搭載不可能な規模のターゲット回路を正しく自動配置配線できることを確認した。 |
| 抄録(英) | We have developed an automatic place-and-route tool for dynamically reconfigurable Field Programmable Gate Arrays (FPGAs) named PELOC short for Processing Element Locator. The PELOC can do not only special but also temporal circuit partitioning. It also deals with data communication between temporally partitioned circuits. We have confirmed with our developed multi-context FPGA named Flexible Processor that the PELOC works correctly even if a target circuit is larger than the physical capacity of the FPGA. |
| キーワード(和) | 動的再構成 / 時間的回路分割 / 自動配置配線ツール / マルチコンテクストFPGA / フレキシブルプロセッサ |
| キーワード(英) | Dynamic Reconfiguration / Temporal Circuit Partitioning / Automatic Place-and-Route Tool / Multi-Context FPGA / Flexible Processor |
| 資料番号 | RECONF2005-32 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2005/9/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | PELOC : 動的再構成FPGA用自動配置配線ツール : フレキシブルプロセッサへの応用(設計手法とシステムソフトウェア) |
| サブタイトル（和） | |
| タイトル（英） | PELOC : An Automatic Place-and-Route Tool for Dynamically Reconfigurable FPGAs : Application to the Flexible Processor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的再構成 / Dynamic Reconfiguration |
| キーワード(2)（和/英） | 時間的回路分割 / Temporal Circuit Partitioning |
| キーワード(3)（和/英） | 自動配置配線ツール / Automatic Place-and-Route Tool |
| キーワード(4)（和/英） | マルチコンテクストFPGA / Multi-Context FPGA |
| キーワード(5)（和/英） | フレキシブルプロセッサ / Flexible Processor |
| 第 1 著者 氏名（和/英） | 宮本 直人 / Naoto MIYAMOTO |
| 第 1 著者 所属（和/英） | 東北大学未来科学技術共同研究センター New Industry Creation Hatchery Center, Tohoku University |
| 第 2 著者 氏名（和/英） | 大川 猛 / Takeshi OHKAWA |
| 第 2 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 3 著者 氏名（和/英） | ヤマック アミール / Amir JAMAK |
| 第 3 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 4 著者 氏名（和/英） | アシュファクザマン カーン / Khan ASHFAQZZAMAN |
| 第 4 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 5 著者 氏名（和/英） | 岩間 大介 / Daisuke IWAMA |
| 第 5 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 6 著者 氏名（和/英） | 関東 弘明 / Hiroaki KANTO |
| 第 6 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 7 著者 氏名（和/英） | 小谷 光司 / Koji KOTANI |
| 第 7 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 8 著者 氏名（和/英） | 須川 成利 / Shigetoshi SUGAWA |
| 第 8 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 9 著者 氏名（和/英） | 大見 忠弘 / Tadahiro OHMI |
| 第 9 著者 所属（和/英） | 東北大学未来科学技術共同研究センター New Industry Creation Hatchery Center, Tohoku University |
| 発表年月日 | 2005-09-15 |
| 資料番号 | RECONF2005-32 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 287 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |