| 講演名 | 2005-05-12 Small-World Network化配線構造の遅延削減効果についての評価(デバイスアーキテクチャI, リコンフィギャラブルシステム, 一般) 月足 彌, 飯田 全広, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年, FPGA (Field Programmable Gate Array)製造プロセスの微細化が急速に進んでいる.しかし, CMOS process 100nm以下のディープサブミクロンプロセスでは, 配線遅延が総遅延の大半を占めるという新たな問題が発生している.この問題を解決するため, 我々はFPGA配線構造のSWN (Small-World Network)化を提案している.これは, 従来の配線構造に対してショートカットの役目を果たすランダムなワイヤを少量追加する事で, 配線遅延の削減を実現するというものである.本稿では, 配線構造モデルのSWN化を行うために開発したツールと, 配置配線ツールVPRをSWN化配線構造に対応させたものとを用いて, MCNCベンチマーク回路において提案手法の評価を行った.その結果, 最大で約10%クリティカルパス遅延を削減できた. |
| 抄録(英) | The logic density of FPGA has imploved rapidly. However, as for deep sub-micron processes, the wire delay accounts for a large share of entire delay. To resolve it, we have proposed a novel method applying the Small-World Network to FPGA routing structure. It adds a few random wires called Small-World line to regular routing structure. And so, it aims to reduce the wire delay. In this paper, we applied Small-World Network to routing structure with developed tool. Then, we evaluated our method using MCNC Benchmark circuits with modefied VPR corresponding to Small-World Network. As a result, critical path delay can be reduced by an average of 10%. |
| キーワード(和) | 配線遅延 / 配線構造 |
| キーワード(英) | FPGA / Wire delay / Routing Architecture / Small-World Network |
| 資料番号 | RECONF2005-12 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2005/5/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Small-World Network化配線構造の遅延削減効果についての評価(デバイスアーキテクチャI, リコンフィギャラブルシステム, 一般) |
| サブタイトル（和） | |
| タイトル（英） | Reducing the Delay by Using the Small-World Network Structure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 配線遅延 / FPGA |
| キーワード(2)（和/英） | 配線構造 / Wire delay |
| 第 1 著者 氏名（和/英） | 月足 彌 / Hisashi TSUKIASHI |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科数理科学・情報システム専攻 Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 2 著者 所属（和/英） | 熊本大学工学部数理情報システム工学科:科学技術振興機構さきがけ The faculty of engineering, Kumamoto University:PRESTO, Japan Science and Technology Agency |
| 第 3 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 3 著者 所属（和/英） | 熊本大学工学部数理情報システム工学科 The faculty of engineering, Kumamoto University |
| 発表年月日 | 2005-05-12 |
| 資料番号 | RECONF2005-12 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 42 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |