| 講演名 | 2005-05-12 FPGAを用いたSMTプロセッサの実現と再構成可能キャッシュメモリの検討(設計手法と高性能化, リコンフィギャラブルシステム, 一般) 小笠原 嘉泰, 加藤 義人, 大和 仁典, 佐藤 未来子, 笹田 耕一, 内倉 要, 並木 美太郎, 中條 拓伯, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年, FPGAの高速化, 集積度の増加により, 大規模なプロセッサを実装することが可能となった.マルチスレッドプロセッサのキャッシュメモリは, 複数のスレッドを実行するため, プログラムごとに最適な構成, スレッド間の共有度などが異なる.本稿では, キャッシュメモリの再構成を念頭に, FPGAにSMTプロセッサを実装し, キャッシュメモリ構成をプログラムごとに再構成するモデルについて検討した.その結果, SMT化による性能向上を確認し, ハードウェア増加量はシングルスレッドプロセッサと比較して1.3倍程度に抑え, 動作周波数はおよそ80MHzとなった.さらに, プログラムに最適なキャッシュメモリ構成を選定し, 再構成による性能向上を確認した. |
| 抄録(英) | Recently, it becomes possible to implement a large-scale processor due to speed-up and large-scale integrity of an FPGA. Since cache of a multithreaded processor executes multiple threads, sharing rate of lines and optimal configuration are different for each program. In this paper, based on reconfiguration of cache, we have implemented an SMT processor in an FPGA with clock frequency of about 80MHz equipped with reconfigurable cache according to executed program. As a result, we have confirmed improvement of performance with increased hardware of about 1.3 times compared with a conventional superscalar processor. Moreover, we have found the optimal cache configurations for programs with our designed cache. And we have confirmed performance improvement with statically reconfigurable cache. |
| キーワード(和) | SMTプロセッサ / キャッシュメモリ / 再構成アーキテクチャ |
| キーワード(英) | FPGA / SMT / cache / reconfigurable architecture |
| 資料番号 | RECONF2005-4 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2005/5/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGAを用いたSMTプロセッサの実現と再構成可能キャッシュメモリの検討(設計手法と高性能化, リコンフィギャラブルシステム, 一般) |
| サブタイトル（和） | |
| タイトル（英） | Implementation of an SMT Processor and its Reconfigurable Cache with FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SMTプロセッサ / FPGA |
| キーワード(2)（和/英） | キャッシュメモリ / SMT |
| キーワード(3)（和/英） | 再構成アーキテクチャ / cache |
| 第 1 著者 氏名（和/英） | 小笠原 嘉泰 / Yoshiyasu OGASAWARA |
| 第 1 著者 所属（和/英） | 東京農工大学大学院工学教育部 Graduate School of Technology, Tokyo University of Agriculture and Technology |
| 第 2 著者 氏名（和/英） | 加藤 義人 / Norito KATO |
| 第 2 著者 所属（和/英） | 東京農工大学大学院工学教育部:(現)ソニー株式会社 Graduate School of Technology, Tokyo University of Agriculture and Technology:(Present address)Sony Corporation |
| 第 3 著者 氏名（和/英） | 大和 仁典 / Masanori YAMATO |
| 第 3 著者 所属（和/英） | 東京農工大学大学院工学教育部:(現)株式会社東芝 Graduate School of Technology, Tokyo University of Agriculture and Technology:(Present address)TOSHIBA Corporation |
| 第 4 著者 氏名（和/英） | 佐藤 未来子 / Mikiko SATO |
| 第 4 著者 所属（和/英） | 東京農工大学大学院工学教育部 Graduate School of Technology, Tokyo University of Agriculture and Technology |
| 第 5 著者 氏名（和/英） | 笹田 耕一 / Koichi SASADA |
| 第 5 著者 所属（和/英） | 東京農工大学大学院工学教育部 Graduate School of Technology, Tokyo University of Agriculture and Technology |
| 第 6 著者 氏名（和/英） | 内倉 要 / Kaname UCHIKURA |
| 第 6 著者 所属（和/英） | 東京農工大学大学院工学教育部 Graduate School of Technology, Tokyo University of Agriculture and Technology |
| 第 7 著者 氏名（和/英） | 並木 美太郎 / Mitaro NAMIKI |
| 第 7 著者 所属（和/英） | 東京農工大学大学院工学教育部 Graduate School of Technology, Tokyo University of Agriculture and Technology |
| 第 8 著者 氏名（和/英） | 中條 拓伯 / Hironori NAKAJO |
| 第 8 著者 所属（和/英） | 東京農工大学大学院工学教育部 Graduate School of Technology, Tokyo University of Agriculture and Technology |
| 発表年月日 | 2005-05-12 |
| 資料番号 | RECONF2005-4 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 42 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |