| 講演名 | 2005-05-12 階層的メモリ構成を有する動的再構成可能プロセッサのための実行サイクル数最小化手法の提案(設計手法と高性能化, リコンフィギャラブルシステム, 一般) 谷口 一徹, 上田 恭子, 坂主 圭史, 武内 良典, 今井 正治, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 動的再構成可能プロセッサとは, 動作時に回路の構成を瞬時に変更できるプロセッサであり, さまざまな分野への応用が期待されているプロセッサである.ある処理を動的再構成可能プロセッサで行う場合, まず考慮しなければならないことは, 回路構成単位への処理の分割である.本稿では, 階層的メモリ構成を有する動的再構成可能プロセッサのための, 実行サイクル数最小の処理の分割手法を提案した.評価実験より, 階層的メモリ構成を有するさまざまな動的再構成可能プロセッサのアーキテクチャに対し, 最適な処理の切り分けが求められることを確認した.これにより, アプリケーションに応じたアーキテクチャの評価が可能となる. |
| 抄録(英) | The dynamic reconfigurable processor is a device that can change interconnections between processor elements and processor elements' functions very quickly at run time. When using a dynamic reconfigurable processor, designers must consider division of processes into some configuration units. In this paper, we propose an execution cycle minimization algorithm for dynamic reconfigurable processor with hierarchical memory structure. Experimental results show that the proposed algorithm can detect the optimal solution for the target dynamic reconfigurable architecture with hierarchical memory structure. With the proposed algorithm, designers can easily evaluate the performance of various architectures for the specific application. |
| キーワード(和) | 動的再構成可能プロセッサ / 階層的メモリ構成 / スケジューリング |
| キーワード(英) | Dynamic Reconfigurable Processor / Hierarchical Memory Structure / Scheduling |
| 資料番号 | RECONF2005-3 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2005/5/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 階層的メモリ構成を有する動的再構成可能プロセッサのための実行サイクル数最小化手法の提案(設計手法と高性能化, リコンフィギャラブルシステム, 一般) |
| サブタイトル（和） | |
| タイトル（英） | Execution Cycle Minimization Algorithm for Dynamic Reconfigurable Processors with Hierarchical Memory Structure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的再構成可能プロセッサ / Dynamic Reconfigurable Processor |
| キーワード(2)（和/英） | 階層的メモリ構成 / Hierarchical Memory Structure |
| キーワード(3)（和/英） | スケジューリング / Scheduling |
| 第 1 著者 氏名（和/英） | 谷口 一徹 / Ittetsu TANIGUCHI |
| 第 1 著者 所属（和/英） | 大阪大学大学院情報科学研究科情報システム工学専攻 Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University |
| 第 2 著者 氏名（和/英） | 上田 恭子 / Kyoko UEDA |
| 第 2 著者 所属（和/英） | 大阪大学大学院情報科学研究科情報システム工学専攻 Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University |
| 第 3 著者 氏名（和/英） | 坂主 圭史 / Keishi SAKANUSHI |
| 第 3 著者 所属（和/英） | 大阪大学大学院情報科学研究科情報システム工学専攻 Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University |
| 第 4 著者 氏名（和/英） | 武内 良典 / Yoshinori TAKEUCHI |
| 第 4 著者 所属（和/英） | 大阪大学大学院情報科学研究科情報システム工学専攻 Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University |
| 第 5 著者 氏名（和/英） | 今井 正治 / Masaharu IMAI |
| 第 5 著者 所属（和/英） | 大阪大学大学院情報科学研究科情報システム工学専攻 Department of Information Systems Engineering, Graduate School of Information Science and Technology, Osaka University |
| 発表年月日 | 2005-05-12 |
| 資料番号 | RECONF2005-3 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 42 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |