| 講演名 | 2005-05-12 チップ面積及び遅延の削減を目的としたクラスタリングツールの開発(設計手法と高性能化, リコンフィギャラブルシステム, 一般) 木幡 雅貴, 飯田 全広, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 現在, FPGA(Field Programmable Gate Array)の製造プロセスがディープサブミクロン時代を迎えており, 回路遅延における配線遅延の割合が相対的に大きくなり無視できなくなっている。そこで回路遅延を改善する一つの方法として, 高速なローカル配線を持つクラスタベースのFPGAアーキテクチャを用いることがあげられる.著者らは, 配線遅延の削減を図るためにクリティカルパス上のLUT(Look Up Table)を積極的にクラスタ内のローカル配線で接続し, クラスタ外の配線を配線性指標に基づいて最適化することによって, クラスタ内外の配線リソース使用量を同時に最適化する手法を提案している.その結果, 既存のクラスタリング手法と比較してチップ面積では平均19%, 最大40%改善させることができ, 遅延においても平均2%, 最大13%の改善を得ることができた. |
| 抄録(英) | In this paper, we present a clustering technique for area and delay reduction in clustered FPGAs. This technique uses two evaluation functions to optimize all wiring resources in a FPGA chip. One evaluation function is criterion we proposed in order to reduce wiring resources in the outside of the cluster before. So we adopt other criterion to reduce wireing resources in the inside of the cluster. We propose a clustering technique that has the ability to optimize all wiring resources in a FPGA chip concurrently. As a result, the area decreased by 40% (19% on avareage), and the delay reduced by 16% (2% on avareage). |
| キーワード(和) | クラスタリング / 配線遅延 / クラスタベースFPGA / 配線リソース |
| キーワード(英) | Clustering / Wire Delay / Cluster-based FPGA / Routing Resource |
| 資料番号 | RECONF2005-2 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2005/5/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | チップ面積及び遅延の削減を目的としたクラスタリングツールの開発(設計手法と高性能化, リコンフィギャラブルシステム, 一般) |
| サブタイトル（和） | |
| タイトル（英） | Development of clustering tool to reduce area of chip and delay |
| サブタイトル（和） | |
| キーワード(1)（和/英） | クラスタリング / Clustering |
| キーワード(2)（和/英） | 配線遅延 / Wire Delay |
| キーワード(3)（和/英） | クラスタベースFPGA / Cluster-based FPGA |
| キーワード(4)（和/英） | 配線リソース / Routing Resource |
| 第 1 著者 氏名（和/英） | 木幡 雅貴 / Masaki KOBATA |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科数理科学・情報システム専攻 Department of Mathematics and Computer Science, Graduate School of Science and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 2 著者 所属（和/英） | 熊本大学工学部数理情報システム工学科:科学技術振興機構さきがけ The faculty of engineering, Kumamoto University:PRESTO, Japan Science and Technology Agency |
| 第 3 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 3 著者 所属（和/英） | 熊本大学工学部数理情報システム工学科 The faculty of engineering, Kumamoto University |
| 発表年月日 | 2005-05-12 |
| 資料番号 | RECONF2005-2 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 42 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |